公开(公告)号：US4122542A

公开(公告)日：1978-10-24

申请号：US776252

申请日：1977-03-10

申请人： Ferdinand Camerik ,  Cornelis Maria Hart ,  Arie Slob

发明人： Ferdinand Camerik ,  Cornelis Maria Hart ,  Arie Slob

IPC分类号： G11C11/40 ,  G11C11/411 ,  G11C11/414 ,  H01L27/00 ,  H01L27/02 ,  H01L27/102 ,  H03F3/04 ,  H03K3/012 ,  H03K3/289 ,  H03K19/091

CPC分类号： H03K19/091 ,  G11C11/40 ,  G11C11/4113 ,  G11C11/414 ,  H01L27/00 ,  H01L27/0214 ,  H01L27/1022 ,  H01L27/1025 ,  H03F3/04 ,  H03K3/012 ,  H03K3/289

摘要： An integrated circuit memory array having a plurality of memory cells including two cross-coupled transistors of one conductivity type, load transistors of the other conductivity type, and a bit line, connected to the base region of one of the cross-coupled transistors through a bit line transistor. The array features a common node, directly interconnecting all of the base regions of the load transistors and the emitter regions of the cross-coupled transistors, for each of the memory cells; and a row selection line connected to the emitter regions of the load transistors in an associated row of memory cells.

摘要翻译： 一种具有多个存储单元的集成电路存储器阵列，该多个存储单元包括一个导电类型的两个交叉耦合晶体管，另一个导电类型的负载晶体管，以及位线，其通过一个连接到一个交叉耦合晶体管的基极区域 位线晶体管。 该阵列具有公共节点，用于为每个存储器单元直接互连负载晶体管的所有基极区域和交叉耦合晶体管的发射极区域; 以及连接到相关行的存储器单元中的负载晶体管的发射极区的行选择线。