-
公开(公告)号：US6118938A
公开(公告)日：2000-09-12
申请号：US832989
申请日：1997-04-04
CPC分类号： G06F17/5054
摘要： A table-based computer user interface and a method of providing design parameters are provided for configuring circuits for programmable ICs. A design database describing a circuit is displayed in table-based format on a computer screen display. The design database may include a memory map including data to be placed in bit-storage space in the target programmable IC. This design database requires no schematics or HDL description of the circuit, even for application-specific circuits and other complicated circuits. The desired parameters are entered by the user, typically using toggle buttons, pull-down menus, or keyboard entry. The selected parameters and memory map data are then entered into the design database, thereby configuring the design database in accordance with the selected parameters. In one embodiment, the user interface can also be used to display read data from a previously programmed programmable IC.
摘要翻译： 提供了一种基于桌面的计算机用户界面和提供设计参数的方法，用于配置可编程IC的电路。 描述电路的设计数据库在计算机屏幕显示器上以基于表格的格式显示。 设计数据库可以包括存储图，包括要放置在目标可编程IC中的位存储空间中的数据。 该设计数据库不需要电路的原理图或HDL描述，即使是专用电路和其他复杂电路。 所需的参数由用户输入，通常使用切换按钮，下拉菜单或键盘输入。 然后将所选择的参数和存储器映射数据输入到设计数据库中，从而根据所选参数配置设计数据库。 在一个实施例中，用户界面也可用于显示来自先前编程的可编程IC的读取数据。
-
公开(公告)号：US06381732B1
公开(公告)日：2002-04-30
申请号：US09924357
申请日：2001-08-07
IPC分类号： H03K19177
CPC分类号： G06F21/76
摘要： A field programmable gate array (FPGA) is provided that can selectively accept or reject selected software (macros). Specifically, configuration data for the FPGA is passed through a configuration port to a decoder. The decoder processes the configuration data to detect locked macros. If a locked macro is detected, the decoder attempts to unlock the locked macro using one or more keys stored in a key table of the FGPA. If an appropriate key is in the key table, the decoder unlocks the locked macro to configure the FPGA. The keys can be pre-programmed into the FGPA by the macro vendor. If configuration data containing a locked macro is used with an FPGA without the appropriate key, configuration of the FPGA fails.
摘要翻译： 提供了可选择性地接受或拒绝所选软件（宏）的现场可编程门阵列（FPGA）。 具体来说，FPGA的配置数据通过配置端口传递给解码器。 解码器处理配置数据以检测锁定的宏。 如果检测到锁定的宏，则解码器尝试使用存储在FGPA的密钥表中的一个或多个密钥解锁锁定的宏。 如果密钥表中有一个相应的密钥，解码器解锁锁定的宏以配置FPGA。 密钥可以由宏供应商预编程到FGPA中。 如果包含锁定宏的配置数据在没有适当键的情况下与FPGA一起使用，则FPGA的配置将失败。
-
公开(公告)号：US06357037B1
公开(公告)日：2002-03-12
申请号：US09232022
申请日：1999-01-14
IPC分类号： G06F1750
CPC分类号： G06F21/76 , G06F17/5054
摘要： A method is provided for configuring an FPGA to accept or reject selected software (macros). Specifically, if an end user desires to use a locked macro from a first macro vendor a locked macro from a second macro vendor in the same FPGA, a key manager prepares a keyed FPGA for the end user by pre-programming an FPGA with a first key, which is configured to unlock the first locked macro, and a second key, which is configured to unlock the second locked macro. The key manager obtains the first key from the first macro vendor and the second key from the second macro vendor. The keys are stored in a key table of the FPGA that is write-only from outside the FPGA. The end user pays a fee to the key manager for the keyed macro, but is not given access to the keys. The key manager apportions the fee from the end user and distributes appropriate licensing fees to the first macro vendor and the second macro vendor.
摘要翻译： 提供了一种用于配置FPGA以接受或拒绝所选软件（宏）的方法。 具体来说，如果终端用户希望使用来自第一宏供应商的锁定宏来自同一FPGA中的第二宏供应商的锁定宏，则密钥管理器通过对第一个FPGA的预编程来为最终用户准备一个带键的FPGA 键，其被配置为解锁第一锁定宏，以及第二键，其被配置为解锁第二锁定宏。 密钥管理器从第一个宏供应商获取第一个密钥，从第二个宏供应商获取第二个密钥。 密钥存储在FPGA的关键表中，FPGA的外部是只写的。 最终用户向键控宏的密钥管理者支付费用，但是不能访问密钥。 主要经理从最终用户分配费用，并向第一个宏供应商和第二个宏供应商分配适当的许可费用。
-
公开(公告)号：US06324676B1
公开(公告)日：2001-11-27
申请号：US09232021
申请日：1999-01-14
IPC分类号： G06F1750
CPC分类号： G06F21/76
摘要： A field programmable gate array (FPGA) is provided that can selectively accept or reject selected software (macros). Specifically, configuration data for the FPGA is passed through a configuration port to a decoder. The decoder processes the configuration data to detect locked macros. If a locked macro is detected, the decoder attempts to unlock the locked macro using one or more keys stored in a key table of the FGPA. If an appropriate key is in the key table, the decoder unlocks the locked macro to configure the FPGA. The keys can be pre-programmed into the FGPA by the macro vendor. If configuration data containing a locked macro is used with an FPGA without the appropriate key, configuration of the FPGA fails.
摘要翻译： 提供了可选择性地接受或拒绝所选软件（宏）的现场可编程门阵列（FPGA）。 具体来说，FPGA的配置数据通过配置端口传递给解码器。 解码器处理配置数据以检测锁定的宏。 如果检测到锁定的宏，则解码器尝试使用存储在FGPA的密钥表中的一个或多个密钥解锁锁定的宏。 如果密钥表中有一个相应的密钥，解码器解锁锁定的宏以配置FPGA。 密钥可以由宏供应商预编程到FGPA中。 如果包含锁定宏的配置数据在没有适当键的情况下与FPGA一起使用，则FPGA的配置将失败。
-
公开(公告)号：US6023565A
公开(公告)日：2000-02-08
申请号：US805378
申请日：1997-02-24
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： A method of specifying design parameters is provided for configuring circuits for programmable ICs. A design database describing a circuit is displayed in table-based format on a computer screen display. The design database may include a memory map including data to be placed in bit-storage space in the target programmable IC. This design database requires no schematics or HDL description of the circuit, even for complicated application-specific circuits. The desired parameters are entered by the user, typically using toggle buttons, pull-down menus, or keyboard entry. The selected parameters are then entered into the design database, thereby configuring the design database in accordance with the selected parameters. Next, the design database is transmitted over a data communications link such as the internet to a second computer, on which the compilation software resides. The design is then compiled and the resulting netlist is transmitted back to the originating computer. In one embodiment, a schematic symbol or HDL instantiation is also generated by the second computer, and transmitted back to the originating computer.
摘要翻译： 提供了一种指定设计参数的方法，用于配置可编程IC的电路。 描述电路的设计数据库在计算机屏幕显示器上以基于表格的格式显示。 设计数据库可以包括存储图，包括要放置在目标可编程IC中的位存储空间中的数据。 该设计数据库不需要电路的原理图或HDL描述，即使对于复杂的应用特定电路也是如此。 所需的参数由用户输入，通常使用切换按钮，下拉菜单或键盘输入。 然后将选定的参数输入设计数据库，从而根据所选参数配置设计数据库。 接下来，将设计数据库通过诸如因特网的数据通信链路传送到编译软件所在的第二计算机。 然后编译设计，并将所得到的网表传回原始计算机。 在一个实施例中，示意符号或HDL实例化也由第二计算机产生，并被发送回始发计算机。
-
公开(公告)号：US06324672B1
公开(公告)日：2001-11-27
申请号：US09505600
申请日：2000-02-16
IPC分类号： G06F1750
CPC分类号： G06F17/5054
摘要： A method of specifying design parameters is provided for configuring circuits for programmable ICs. A design database describing a circuit is displayed in table-based format on a computer screen display. The design database may include a memory map including data to be placed in bit-storage space in the target programmable IC. This design database requires no schematics or HDL description of the circuit, even for complicated application-specific circuits. The desired parameters are entered by the user, typically using toggle buttons, pull-down menus, or keyboard entry. The selected parameters are then entered into the design database, thereby configuring the design database in accordance with the selected parameters. Next, the design database is transmitted over a data communications link such as the internet to a second computer, on which the compilation software resides. The design is then compiled and the resulting netlist is transmitted back to the originating computer. In one embodiment, a schematic symbol or HDL instantiation is also generated by the second computer, and transmitted back to the originating computer.
摘要翻译： 提供了一种指定设计参数的方法，用于配置可编程IC的电路。 描述电路的设计数据库在计算机屏幕显示器上以基于表格的格式显示。 设计数据库可以包括存储图，包括要放置在目标可编程IC中的位存储空间中的数据。 该设计数据库不需要电路的原理图或HDL描述，即使对于复杂的应用特定电路也是如此。 所需的参数由用户输入，通常使用切换按钮，下拉菜单或键盘输入。 然后将选定的参数输入设计数据库，从而根据所选参数配置设计数据库。 接下来，将设计数据库通过诸如因特网的数据通信链路传送到编译软件所在的第二计算机。 然后编译设计，并将所得到的网表传回原始计算机。 在一个实施例中，示意符号或HDL实例化也由第二计算机产生，并被发送回始发计算机。
-
公开(公告)号：US07328384B1
公开(公告)日：2008-02-05
申请号：US11238781
申请日：2005-09-29
IPC分类号： G01R31/28
CPC分类号： G01R31/318519
摘要： A method and apparatus that uses device defects as an identifier. Data is written to memory of an integrated circuit. Defects are identified based upon the writing of the data. An identifier for the IC is then derived using the identification of the defects.
摘要翻译： 使用设备缺陷作为标识符的方法和装置。 数据被写入集成电路的存储器。 缺陷根据数据的写入来识别。 然后使用缺陷的识别导出IC的标识符。
-
公开(公告)号：US6044025A
公开(公告)日：2000-03-28
申请号：US244684
申请日：1999-02-04
申请人： Gary R. Lawman
发明人： Gary R. Lawman
IPC分类号： G01R31/3185 , G06F17/50 , G11C7/00
CPC分类号： G01R31/318519 , G06F17/5054
摘要： The invention provides a structure and method for configuring an FPGA from a PROM using a boundary scan chain. A PROM is provided that comprises JTAG circuitry. Configuration data is stored in the PROM memory as in known PROMs. When the data is retrieved from the PROM memory it is provided on a standard JTAG Test Access Port (TAP). The JTAG-compatible PROM is included as part of a JTAG scan chain, preferably directly preceding the FPGA to be configured by the PROM. The PROM can be controlled either externally or via JTAG commands received down the scan chain. Therefore, a reconfiguration of the FPGA can be initiated via standard JTAG commands. In one embodiment, the PROM itself is programmed with the FPGA configuration data using the JTAG TAP port.
摘要翻译： 本发明提供了一种使用边界扫描链从PROM配置FPGA的结构和方法。 提供了一个包含JTAG电路的PROM。 配置数据与已知的PROM一样存储在PROM存储器中。 当从PROM存储器检索数据时，它被提供在标准JTAG测试访问端口（TAP）上。 JTAG兼容的PROM作为JTAG扫描链的一部分，优选在由PROM配置的FPGA之前。 PROM可以从外部控制，也可以通过沿扫描链接收的JTAG命令进行控制。 因此，可以通过标准JTAG命令启动FPGA的重新配置。 在一个实施例中，PROM本身使用JTAG TAP端口用FPGA配置数据编程。
-
公开(公告)号：US6107821A
公开(公告)日：2000-08-22
申请号：US246528
申请日：1999-02-08
申请人： Steven H. Kelem , Gary R. Lawman
发明人： Steven H. Kelem , Gary R. Lawman
IPC分类号： H03K19/177 , H03K19/173
CPC分类号： H03K19/17776 , H03K19/17752 , H03K19/17756 , H03K19/1776 , H03K19/17764
摘要： A programmable logic device (PLD) includes a plurality of logic resources, a plurality of multi-bit configuration memories (MBCMs), and a trigger logic structure. The plurality of MBCMs include multiple memory slices that allow the PLD to switch rapidly between configurations, or contexts. In one embodiment, at least one memory slice configures the PLD into a logic analysis context for providing on-chip testing. In one embodiment, the plurality of logic resources include a plurality of storage elements. State data generated by a user-defined context is stored in the plurality of storage elements. When the trigger logic structure provides a trigger signal, the PLD is reconfigured into the logic analysis context. The logic analysis context reads and processes the state data stored in the plurality of storage elements to test the performance of the user-defined context. In one embodiment, the storage elements are multi-bit micro-registers that store state data generated by a plurality of contexts implemented in the multiple-context PLD.
摘要翻译： 可编程逻辑器件（PLD）包括多个逻辑资源，多个多位配置存储器（MBCM）和触发逻辑结构。 多个MBCM包括允许PLD在配置或上下文之间快速切换的多个存储器片。 在一个实施例中，至少一个存储器片将PLD配置成用于提供片上测试的逻辑分析上下文。 在一个实施例中，多个逻辑资源包括多个存储元件。 由用户定义的上下文生成的状态数据被存储在多个存储元件中。 当触发逻辑结构提供触发信号时，将PLD重新配置到逻辑分析上下文中。 逻辑分析上下文读取并处理存储在多个存储元件中的状态数据，以测试用户定义的上下文的性能。 在一个实施例中，存储元件是存储由多个上下文PLD中实现的多个上下文产生的状态数据的多位微型寄存器。
-
公开(公告)号：US5949690A
公开(公告)日：1999-09-07
申请号：US938208
申请日：1997-09-26
申请人： Gary R. Lawman
发明人： Gary R. Lawman
IPC分类号： G06F17/50
CPC分类号： G06F17/5054 , G06F17/5031
摘要： The invention provides to the user a way of ascertaining the estimated delay through a circuit, by placing a timing attribute on the schematic symbol for the circuit that automatically displays the estimated delay. Reported delays may include maximum delay, typical delay, and/or minimum delay on the critical path. In a first embodiment, the schematic entry software consults a macro speeds file to obtain delay information for the macro. In a second embodiment, the macro delay information is added to the standard device speeds file. In a third embodiment, the symbol file (or other file) for the macro includes a formula for the critical path delay through the macro, based on the delays in the standard device speeds file. The schematic entry software therefore uses the standard device speeds file to calculate the macro delay. According to a second aspect of the invention, schematic-entry software accepts pointer-driven (e.g., mouse-driven) input designating starting and ending points on a path, and reports the path delay between these points. According to a third aspect of the invention, schematic-entry software accepts pointer-driven input designating a group of schematic symbols and reports the path delay on the critical paths through the circuit comprising the designated symbols.
摘要翻译： 本发明通过在自动显示估计延迟的电路的原理图符号上放置定时属性来向用户提供一种通过电路来确定估计延迟的方法。 报告的延迟可能包括关键路径上的最大延迟，典型延迟和/或最小延迟。 在第一实施例中，原理图输入软件咨询宏速度文件以获得宏的延迟信息。 在第二实施例中，将宏延迟信息添加到标准设备速度文件。 在第三实施例中，用于宏的符号文件（或其他文件）基于标准设备速度文件中的延迟，包括通过宏的关键路径延迟的公式。 因此，原理图输入软件使用标准设备速度文件来计算宏延迟。 根据本发明的第二方面，原理图输入软件接受在路径上指定开始点和结束点的指针驱动（例如，鼠标驱动）输入，并报告这些点之间的路径延迟。 根据本发明的第三方面，原理图输入软件接受指针驱动输入，指示一组原理图符号，并通过包括指定符号的电路在关键路径上报告路径延迟。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.027 秒)