公开(公告)号：US20060253752A1

公开(公告)日：2006-11-09

申请号：US11429129

申请日：2006-05-04

申请人： Gopalakrishnan Krishnan ,  Eswar Vadlamani ,  Tarjinder Munday

发明人： Gopalakrishnan Krishnan ,  Eswar Vadlamani ,  Tarjinder Munday

IPC分类号： G01R31/28

CPC分类号： G01R31/31715

摘要： A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that “logically align” multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110).

摘要翻译： 并行数据传输测试系统可以包括具有输入选择器电路（104-0至104-N）的接收器部分（100），其将接收到的测试数据提供给逻辑调整电路（106-0至106-N） “多个输入测试值，以有意引入相互之间的逻辑差异（例如反转）。 结果组合电路（108）可逻辑地组合输出数据值，并将得到的序列提供给模式序列测试电路（110）。

公开(公告)号：US20050270297A1

公开(公告)日：2005-12-08

申请号：US10864914

申请日：2004-06-08

申请人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

发明人： Tarjinder Munday ,  Shirish Gadre ,  Jean Kao ,  Edward Paluch

IPC分类号： G06F15/16 ,  G06F15/167 ,  G06F15/80 ,  G06T1/20

CPC分类号： G09G5/14 ,  G09G5/397 ,  G09G2340/125 ,  G09G2360/128

摘要： A system and method for rendering multiple windows across multiple display planes utilizing a sliced rendering data pathway architecture for achieving a highly area efficient design of the graphics display system. Windows across multiple display planes are rendered from direct memory access fetch engines retrieving pixel data from memory. Rendering data pathways are shared between direct memory access fetch engines directed to a single display plane. Furthermore, the rendering data pathways can be time sliced wherein data from multiple planes are time multiplexed through the rendering pathway. The invention allows creating a graphical engine with a lower gate count than conventional circuits. The resultant system is modular and scalable, while being customizable from lower power applications to HDTV sets.

摘要翻译： 利用用于实现图形显示系统的高度区域有效设计的切片渲染数据路径架构，在多个显示平面上渲染多个窗口的系统和方法。 通过直接存储器访问提取引擎从多个显示平面上的Windows呈现从内存中检索像素数据。 渲染数据路径在定向到单个显示平面的直接存储器访问提取引擎之间共享。 此外，渲染数据路径可以被时间分片，其中来自多个平面的数据通过渲染路径被时间复用。 本发明允许创建具有比常规电路更低的栅极数的图形引擎。 所得到的系统是模块化和可扩展的，同时可以从低功耗应用程序定制到高清电视机。