公开(公告)号：US5405790A

公开(公告)日：1995-04-11

申请号：US155882

申请日：1993-11-23

申请人： Irfan Rahim ,  Bor-Yuan C. Hwang ,  Julio Costa

发明人： Irfan Rahim ,  Bor-Yuan C. Hwang ,  Julio Costa

IPC分类号： H01L21/8249 ,  H01L27/06 ,  H01L29/93 ,  H01L21/265

CPC分类号： H01L27/0635 ,  H01L21/8249 ,  Y10S148/009

摘要： A varactor (10, 115, 122) is formed using a BICMOS process flow. An N well (28) of a varactor region (13) is formed in an epitaxial layer (22) by doping the epitaxial layer (22) with an N type dopant. A cathode region (55, 132) is formed in the N well (28) by further doping the N well (28) with the N type dopant. Cathode electrodes (91, 114) are formed by patterning a layer of polysilicon (62, 86) over the epitaxial layer (22). Subsequently, the cathode electrodes (91, 114) are doped with an N type dopant. A region adjacent the cathode region (55, 132) is doped to form a lightly doped region (103, 117). The lightly doped region (103, 117) is doped with a P type dopant to form an anode region (109, 119).

摘要翻译： 使用BICMOS工艺流程形成变容二极管（10,115,122）。 通过用N型掺杂剂掺杂外延层（22），在外延层（22）中形成变容二极管区域（13）的N阱（28）。 通过用N型掺杂剂进一步掺杂N阱（28），在N阱（28）中形成阴极区（55,132）。 通过在外延层（22）上图案化多晶硅层（62,86）来形成阴极电极（91,114）。 随后，阴极电极（91,114）掺杂有N型掺杂剂。 与阴极区域（55,132）相邻的区域被掺杂以形成轻掺杂区域（103,117）。 轻掺杂区域（103,117）掺杂有P型掺杂剂以形成阳极区域（109,119）。

公开(公告)号：US5532175A

公开(公告)日：1996-07-02

申请号：US423614

申请日：1995-04-17

申请人： Marco Racanelli ,  Bor-Yuan C. Hwang ,  Juergen Foerstner ,  Wen-Ling M. Huang

发明人： Marco Racanelli ,  Bor-Yuan C. Hwang ,  Juergen Foerstner ,  Wen-Ling M. Huang

IPC分类号： H01L27/092 ,  H01L21/265 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/00 ,  H01L29/786 ,  H01L21/335

CPC分类号： H01L29/78627 ,  H01L29/66772 ,  H01L29/78621 ,  H01L29/78696 ,  Y10S148/15

摘要： A method of adjusting a threshold voltage for a semiconductor device on a semiconductor on insulator substrate includes performing a threshold voltage adjustment implant (25) after formation of a gate structure (16) to reduce the diffusion of implanted dopant (26). Reducing dopant diffusion eliminates the narrow channel effect which degrades device performance. Implanting the dopant (26) after formation of the gate structure (16) simplifies processing of semiconductor device (28) by eliminating a photolithography step which is accomplished by utilizing photoresist (21) used for a source and drain implant (22).

摘要翻译： 在半导体绝缘体衬底上调整半导体器件的阈值电压的方法包括在形成栅极结构（16）之后执行阈值电压调整注入（25）以减少注入的掺杂剂（26）的扩散。 减少掺杂剂扩散消除了窄通道效应，这降低了器件性能。 在形成栅极结构（16）之后，注入掺杂剂（26）通过消除通过利用用于源极和漏极注入（22）的光致抗蚀剂（21）来实现的光刻步骤来简化半导体器件（28）的处理。

公开(公告)号：US5719081A

公开(公告)日：1998-02-17

申请号：US552656

申请日：1995-11-03

申请人： Marco Racanelli ,  Wen-Ling M. Huang ,  Bor-Yuan C. Hwang ,  Juergen A. Foerstner

发明人： Marco Racanelli ,  Wen-Ling M. Huang ,  Bor-Yuan C. Hwang ,  Juergen A. Foerstner

IPC分类号： H01L21/336 ,  H01L29/10 ,  H01L29/786

CPC分类号： H01L29/78696 ,  H01L29/105 ,  H01L29/66772 ,  H01L29/78609 ,  H01L29/78621

摘要： A two stage threshold adjust implantation process is performed after field oxidation to avoid the effects of dopant redistribution and segregation. At any of several steps in a manufacturing process, only routine implant energy and dose adjustments are required to create a first and a second dopant profile (110, 120) that result in the reduction of edge leakage and threshold voltage sensitivity to device layer thickness of a semiconductor device on a semiconductor on insulator substrate.

摘要翻译： 在场氧化后进行两级阈值调整注入工艺，以避免掺杂剂再分布和分离的影响。 在制造过程中的几个步骤中的任何一个步骤中，仅需要常规的植入能量和剂量调整以产生第一和第二掺杂剂分布（110,120），其导致边缘泄漏的减小和对器件层厚度的阈值电压敏感性 半导体衬底上的半导体器件。