公开(公告)号：US5748490A

公开(公告)日：1998-05-05

申请号：US548929

申请日：1995-10-26

申请人： J. Greg Viot ,  Oded Yishay

发明人： J. Greg Viot ,  Oded Yishay

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F2217/78

摘要： A process (601-611) and implementing computer system (13) for selecting a specific logic circuit among a group of otherwise acceptable alternative circuits, as represented by prime implicant terms (607), includes determining and assigning a power consumption factor (609) to each of the alternative logic circuit implementations. In the disclosed example, the probability of switching logic states (313, 513) is determined and used as a measure of the power consumption factor associated with each of the acceptable and valid prime implicant solutions for a given logic function. From a group of acceptable prime implicant solutions, the power optimum solution is chosen (611) which has been determined to be the most likely to consume the least amount of power in implementing the desired logic function.

摘要翻译： 一种用于选择由主要含义项（607）表示的一组否则可接受的替代电路中的特定逻辑电路的处理（601-611）和实现计算机系统（13），包括确定和分配功耗因数（609） 到每个替代逻辑电路实现。 在所公开的示例中，确定切换逻辑状态（313,513）的概率，并将其用作与给定逻辑功能的每个可接受和有效的初始含义解相关联的功耗因数的度量。 从一组可接受的主要牵连解决方案中，选择功率最优解（611），其被确定为在实现期望的逻辑功能中消耗最少功率的最有可能性。

公开(公告)号：US5805774A

公开(公告)日：1998-09-08

申请号：US853660

申请日：1997-05-09

申请人： J. Greg Viot ,  James M. Sibigtroth

发明人： J. Greg Viot ,  James M. Sibigtroth

IPC分类号： G06N7/04 ,  G06G7/00

CPC分类号： G06N7/04 ,  Y10S706/90

摘要： A circuit (14) and method which determine a degree of membership of an input in a membership set during a fuzzy logic operation. The degree of membership is calculated by a single "MEM" software instruction. The MEM instruction determines whether the system input has a degree of membership of zero, of a saturation level, or of some value in between. If a membership function has a boundary with an infinite slope, the slope value is set equal to zero and the degree of membership is then set equal to a saturation value for those input values corresponding to the infinite slope boundary.

摘要翻译： 一种在模糊逻辑运算期间确定隶属集中的输入的隶属程度的电路（14）和方法。 隶属度由单一的“MEM”软件指令计算。 MEM指令确定系统输入是否具有零度，饱和度级别或其间的一些值的隶属度。 如果隶属函数具有无限斜率的边界，则将斜率值设置为等于零，然后将隶属度设置为等于对应于无限斜率边界的那些输入值的饱和值。

公开(公告)号：US5671332A

公开(公告)日：1997-09-23

申请号：US363196

申请日：1994-12-22

申请人： J. Greg Viot

发明人： J. Greg Viot

IPC分类号： G06F9/44 ,  G06N7/02 ,  G06N7/04

CPC分类号： G06N7/04 ,  Y10S706/90

摘要： A data processing system (10) includes an instruction known as the "MEM" instruction which determines a degree of membership of an input value in a fuzzy logic membership function. Additionally in response to the MEM instruction, the data processing system (10) checks whether boundary values defining a boundary of the membership function assume certain predetermined values. If so, this membership function is the final membership function of the set of membership functions, and the data processing system (10) generates a termination signal (151). In one embodiment, the termination signal (151) sets a bit in a condition code register (69) so that a software program loop, which determines the degree of membership of an input value in successive membership functions of the set of membership functions, may be exited.

摘要翻译： 数据处理系统（10）包括被称为“MEM”指令的指令，其确定模糊逻辑隶属函数中的输入值的隶属度。 另外，响应于MEM指令，数据处理系统（10）检查定义隶属函数的边界的边界值是否采取某些预定值。 如果是，该隶属函数是隶属函数集合的最终隶属函数，并且数据处理系统（10）产生终止信号（151）。 在一个实施例中，终止信号（151）设置条件码寄存器（69）中的位，使得确定隶属函数集合的连续隶属函数中的输入值的隶属度的软件程序循环可以 退出

公开(公告)号：US5386534A

公开(公告)日：1995-01-31

申请号：US967295

申请日：1992-10-27

申请人： James M. Sibigtroth ,  J. Greg Viot ,  John A. Langan ,  James L. Broseghini

发明人： James M. Sibigtroth ,  J. Greg Viot ,  John A. Langan ,  James L. Broseghini

IPC分类号： G06F7/50 ,  G06F7/505 ,  G06F9/305 ,  G06F9/32 ,  G06F9/355 ,  G06F12/02 ,  G06F12/06 ,  G06F9/34

CPC分类号： G06F7/505 ,  G06F9/322 ,  G06F9/355 ,  G06F2207/3832

摘要： A data processing system (10) performs indexed addressing, autoincrementing, and autodecrementing using power of two byte boundaries. For example, a 5-bit offset allows a user to progress sixteen bytes either forward or backward through a table of data. An instruction specifying an operation to be performed, a pointer register (58, 60), and an offset value is provided to an execution unit (14). The pointer register (58, 60) stores a first address value and the offset value has a sign and a magnitude. An arithmetic logic unit, ALU, (52) inverts the sign of the offset value to provide an inverted sign value. A plurality of adders (100, 102, 104, 106, and 108) adds the offset value, the first address value, and the inverted sign value to generate an offset sum. A positive offset value is increased by one to generate a symmetric power of two offset range.

摘要翻译： 数据处理系统（10）使用两个字节边界的功率来执行索引寻址，自动增量和自动递减。 例如，5位偏移允许用户通过数据表向前或向后前进16个字节。 指定要执行的操作的指令，指针寄存器（58,60）和偏移值被提供给执行单元（14）。 指针寄存器（58,60）存储第一地址值，并且偏移值具有符号和幅度。 算术逻辑单元ALU（52）使偏移值的符号反转以提供反相符号值。 多个加法器（100,102,104,106和108）将偏移值，第一地址值和反转符号值相加以产生偏移和。 正偏移值增加1以产生两个偏移范围的对称功率。

公开(公告)号：US5784534A

公开(公告)日：1998-07-21

申请号：US414817

申请日：1995-03-31

申请人： J. Greg Viot

发明人： J. Greg Viot

IPC分类号： G06N7/04 ,  G06F15/18

CPC分类号： G06N7/04

摘要： A circuit (14) to evaluate fuzzy logic rules in a data processor (10) incorporates fuzzy rule weights. A rule strength is stored in a first register (220), while a weight value is stored in a second register (222) in a processor (10). The circuit (14) adds 1 to the weight value before multiplying with the rule value. The product is truncated to produce the weighted rule strength. In the execution unit (14), the rule value is initially applied to one adder (204) input (208), while a bit of the weight value is monitored to determine whether the rule value or 0-bits are inputted to the other adder (204) input (206) which adds the inputs to produce a partial product, which is then fed back to an adder (204) input for the next process cycle wherein the next bit of the weight value is monitored.

摘要翻译： 评估数据处理器（10）中的模糊逻辑规则的电路（14）包含模糊规则权重。 规则强度存储在第一寄存器（220）中，而权重值存储在处理器（10）中的第二寄存器（222）中。 在与规则值相乘之前，电路（14）将加权值加1。 产品被截断以产生加权规则强度。 在执行单元（14）中，规则值最初被应用于一个加法器（204）输入（208），同时监视加权值的位以确定规则值或0位是否被输入到另一个加法器 （204）输入（206），其将输入相加以产生部分乘积，然后将其反馈到用于下一个处理周期的加法器（204），其中监视权重值的下一位。

公开(公告)号：US5699488A

公开(公告)日：1997-12-16

申请号：US364372

申请日：1994-12-27

申请人： J. Greg Viot ,  Thomas C. Harris

发明人： J. Greg Viot ,  Thomas C. Harris

IPC分类号： G06N5/02 ,  G06N5/04 ,  G06F15/00

CPC分类号： G06N5/048 ,  G06N5/022 ,  Y10S706/90

摘要： A data processing system for testing a rulebase implemented in a rule evaluation process utilized for transforming fuzzy inputs to fuzzy outputs in a fuzzy logic operation, the rule evaluation process including a plurality of rules, wherein a path in the fuzzy logic operation includes one of the fuzzy inputs specified by the path, one of the plurality of rules specified by the path, and one of the fuzzy outputs specified by the path, wherein the rule evaluation process implements a MIN/MAX method of rule evaluation. The system determines which paths in the fuzzy logic operation can be tested simultaneously, and assigns values to test vectors in order to test the paths in a manner consistent with the determination of which paths in the fuzzy logic operation can be tested simultaneously, wherein paths that can be tested simultaneously can be tested by a same test vector.

摘要翻译： 一种用于测试在用于在模糊逻辑运算中将模糊输入转换为模糊输出的规则评估过程中实现的规则库的数据处理系统，所述规则评估过程包括多个规则，其中所述模糊逻辑运算中的路径包括 由路径指定的模糊输入，由路径指定的多个规则之一以及路径指定的模糊输出之一，其中规则评估处理实现规则评估的MIN / MAX方法。 系统确定模糊逻辑运算中的哪些路径可以同时进行测试，并且将值分配给测试向量，以便以与可以同时测试模糊逻辑运算中哪些路径的确定一致的方式来测试路径，其中， 可以同时测试可以通过相同的测试载体进行测试。

公开(公告)号：US5684928A

公开(公告)日：1997-11-04

申请号：US570454

申请日：1995-12-11

申请人： J. Greg Viot ,  James M. Sibigtroth

发明人： J. Greg Viot ,  James M. Sibigtroth

IPC分类号： G06F9/44 ,  G06N7/02 ,  G06N7/04 ,  G06F15/18

CPC分类号： G06N7/04 ,  Y10S706/90

摘要： In a data processing system (10) implementing a fuzzy logic operation, a switching mechanism (802) is implemented to provide a selection between a variable format rule base (803) and a fixed format rule base. The variable format rule base utilizes buffers between fuzzy input addresses and fuzzy output addresses, while the fixed format rule base does not require such buffers since a number of fuzzy input addresses and fuzzy output addresses is predetermined.

摘要翻译： 在实现模糊逻辑运算的数据处理系统（10）中，实现切换机制（802）以提供可变格式规则库（803）和固定格式规则库之间的选择。 可变格式规则库利用模糊输入地址和模糊输出地址之间的缓冲器，而固定格式规则库不需要这种缓冲器，因为预定了多个模糊输入地址和模糊输出地址。

公开(公告)号：US5295229A

公开(公告)日：1994-03-15

申请号：US899975

申请日：1992-06-17

申请人： J. Greg Viot ,  James M. Sibigtroth ,  James L. Broseghini

发明人： J. Greg Viot ,  James M. Sibigtroth ,  James L. Broseghini

IPC分类号： G06F7/00 ,  G06F9/44 ,  G06N7/02 ,  G06N7/04 ,  G06F15/18

CPC分类号： G06N7/04 ,  Y10S706/90

摘要： A circuit (14) and method which determine a degree of membership of an input in a membership set during a fuzzy logic operation. The degree of membership is calculated by a single "MEM" software instruction. The MEM instruction determines whether the system input has a degree of membership of zero, of a saturation level, or of some value in between. An operand assignment circuit (50) and an ALU (56) allow circuit (14) to determine the degree of membership more quickly. Assignment circuit (50) determines a multiplier for a multiplication operation based on a number of significant bits in the values to be multiplied. If the multiplier is smaller than the multiplicand, shorter multiplication operations may be performed. Additionally, ALU (56) operates in a split mode of operation which is able to perform two eight bit subtraction or multiplication operations concurrently which also results in these operations being performed more efficiently.

摘要翻译： 一种在模糊逻辑运算期间确定隶属集中的输入的隶属程度的电路（14）和方法。 隶属度由单一的“MEM”软件指令计算。 MEM指令确定系统输入是否具有零度，饱和度级别或其间的一些值的隶属度。 操作数分配电路（50）和ALU（56）允许电路（14）更快地确定隶属度。 分配电路（50）基于要乘以的值中的有效位数来确定乘法运算的乘数。 如果乘法器小于被乘数，则可以执行较短的乘法运算。 此外，ALU（56）以分割操作模式操作，其能够同时执行两个8位减法或乘法运算，这也导致这些操作更有效地执行。

公开(公告)号：US5051943A

公开(公告)日：1991-09-24

申请号：US622078

申请日：1990-12-04

申请人： J. Greg Viot ,  James L. Broseghini ,  Eytan Hartung ,  John P. Dunn

发明人： J. Greg Viot ,  James L. Broseghini ,  Eytan Hartung ,  John P. Dunn

IPC分类号： G06F7/50 ,  G06F7/52

CPC分类号： G06F7/5336 ,  G06F7/501

摘要： An adder circuit that has an encoded carry input, where a bit position weight of the carry input is two, allows the adder circuit to selectively concurrently add a data value of two to a first and a second input data operand of the adder circuit. The adder circuit is also able to add the first and second input data operands with a second carry input that is not encoded. A recoded multiplier combines two partial product calculations into one calculation during only a first partial product calculation operation by using the adder circuit. Partial product calculations are reduced in number during a multiply operation of a data processor.

摘要翻译： 具有编码进位输入的加法器电路，其中进位输入的位位置权重为2，允许加法器电路选择性地将二值的数据值加到加法器电路的第一和第二输入数据操作数。 加法器电路还能够用不被编码的第二进位输入来添加第一和第二输入数据操作数。 重新编码的乘法器通过使用加法器电路在仅第一部分乘积计算操作期间将两个部分乘积计算结合成一个计算。 在数据处理器的乘法运算期间，部分产品计算数量减少。

公开(公告)号：US5787407A

公开(公告)日：1998-07-28

申请号：US971266

申请日：1997-11-17

申请人： J. Greg Viot

发明人： J. Greg Viot

IPC分类号： G06F9/44 ,  G06N5/04 ,  G06N7/02 ,  G06N7/04 ,  G06F15/18

CPC分类号： G06N7/04

摘要： A data processing system (10) selectively weights a fuzzy logic rule in response to a single "REVW" software instruction. In response to the REVW instruction, the data processing system (10) fetches a set of fuzzy inputs associated with the fuzzy logic rule, and determines a minimum fuzzy input from the set. The data processing system (10) then selectively weights the minimum fuzzy input to provide a fuzzy output of the fuzzy logic rule, by multiplying the minimum fuzzy input by a corresponding weight. In one embodiment, a carry bit in a condition code register (60) determines whether the fuzzy logic rule is to be weighted. In response to the single REVW instruction, the data processing system (10) further performs this selective fuzzy rule weighting operation for all rules in a fuzzy rule base.

摘要翻译： 数据处理系统（10）响应于单个“REVW”软件指令选择性地加权模糊逻辑规则。 响应于REVW指令，数据处理系统（10）获取与模糊逻辑规则相关联的一组模糊输入，并且从该集合确定最小模糊输入。 然后，数据处理系统（10）通过将最小模糊输入乘以相应的权重来选择性地加权最小模糊输入以提供模糊逻辑规则的模糊输出。 在一个实施例中，条件码寄存器（60）中的进位位确定模糊逻辑规则是否被加权。 响应于单个REVW指令，数据处理系统（10）还对模糊规则库中的所有规则执行该选择性模糊规则加权操作。