利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

42 条记录 (耗时 0.021 秒)

    Selective storage of data in levels of a cache memory
    2.
    发明申请
    Selective storage of data in levels of a cache memory 失效
    在高速缓冲存储器的级别中选择性地存储数据

    公开(公告)号：US20080059707A1

    公开(公告)日：2008-03-06

    申请号：US11513554

    申请日：2006-08-31

    申请人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    发明人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0897 ,  G06F12/128

    摘要： In one embodiment, the present invention includes a method for incrementing a counter value associated with a cache line if the cache line is inserted into a first level cache, and storing the cache line into a second level cache coupled to the first level cache or a third level cache coupled to the second level cache based on the counter value, after eviction from the first level cache. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在高速缓存行插入到第一级高速缓存中时递增与高速缓存线相关联的计数器值的方法，并且将高速缓存行存储到耦合到第一级高速缓存的第二级高速缓存或 在从第一级高速缓存驱逐之后，基于计数器值耦合到第二级高速缓存的第三级缓存。 描述和要求保护其他实施例。

    Selective storage of data in levels of a cache memory
    3.
    发明授权
    Selective storage of data in levels of a cache memory 失效
    在高速缓冲存储器的级别中选择性地存储数据

    公开(公告)号：US07596662B2

    公开(公告)日：2009-09-29

    申请号：US11513554

    申请日：2006-08-31

    申请人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    发明人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0897 ,  G06F12/128

    摘要： In one embodiment, the present invention includes a method for incrementing a counter value associated with a cache line if the cache line is inserted into a first level cache, and storing the cache line into a second level cache coupled to the first level cache or a third level cache coupled to the second level cache based on the counter value, after eviction from the first level cache. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在高速缓存行插入到第一级高速缓存中时递增与高速缓存线相关联的计数器值的方法，并且将高速缓存行存储到耦合到第一级高速缓存的第二级高速缓存或 在从第一级高速缓存驱逐之后，基于计数器值耦合到第二级高速缓存的第三级缓存。 描述和要求保护其他实施例。

    Providing quality of service (QoS) for cache architectures using priority information
    7.
    发明申请
    Providing quality of service (QoS) for cache architectures using priority information 有权
    使用优先级信息为缓存架构提供服务质量（QoS）

    公开(公告)号：US20080040554A1

    公开(公告)日：2008-02-14

    申请号：US11503633

    申请日：2006-08-14

    申请人： Li Zhao ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Srihari Makineni ,  Donald Newell

    发明人： Li Zhao ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Srihari Makineni ,  Donald Newell

    IPC分类号： G06F13/00

    CPC分类号： G06F12/126

    摘要： In one embodiment, the present invention includes a method for associating a first priority indicator with first data stored in a first entry of a cache memory to indicate a priority level of the first data, and updating a count value associated with the first priority indicator. The count value may then be used in determining an appropriate cache line for eviction. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于将第一优先级指示符与存储在高速缓冲存储器的第一条目中的第一数据相关联以指示第一数据的优先级，以及更新与第一优先级指示符相关联的计数值的方法。 然后可以将计数值用于确定用于驱逐的适当的高速缓存行。 描述和要求保护其他实施例。