公开(公告)号：US07965296B2

公开(公告)日：2011-06-21

申请号：US11765119

申请日：2007-06-19

申请人： Jim Xu ,  John Brothers ,  Sibyl Shao

发明人： Jim Xu ,  John Brothers ,  Sibyl Shao

IPC分类号： G06T11/40 ,  G09G5/00

CPC分类号： G06T15/04 ,  G06T1/60

摘要： Systems and methods for graphics data management are described. One embodiment includes a graphics processing system comprising a texture management unit configured to organize texture map data according to a slice major format, wherein the texture map data spans at least one mip level. Furthermore, the graphics processing system comprises a texture cache, wherein the texture cache is coupled to the texture management unit and configured to receive the organized texture map data from the texture management unit.

摘要翻译： 描述了用于图形数据管理的系统和方法。 一个实施例包括图形处理系统，其包括纹理管理单元，其被配置为根据切片主格式来组织纹理映射数据，其中纹理映射数据跨越至少一个mip级别。 此外，图形处理系统包括纹理缓存，其中纹理高速缓存耦合到纹理管理单元并且被配置为从纹理管理单元接收有组织的纹理映射数据。

公开(公告)号：US20080094407A1

公开(公告)日：2008-04-24

申请号：US11765119

申请日：2007-06-19

申请人： Jim Xu ,  John Brothers ,  Sibyl Shao

发明人： Jim Xu ,  John Brothers ,  Sibyl Shao

IPC分类号： G06T11/40

CPC分类号： G06T15/04 ,  G06T1/60

摘要： Systems and methods for graphics data management are described. One embodiment includes a graphics processing system comprising a texture management unit configured to organize texture map data according to a slice major format, wherein the texture map data spans at least one mip level. Furthermore, the graphics processing system comprises a texture cache, wherein the texture cache is coupled to the texture management unit and configured to receive the reorganized texture map data from the texture management unit.

摘要翻译： 描述了用于图形数据管理的系统和方法。 一个实施例包括图形处理系统，其包括纹理管理单元，其被配置为根据切片主格式来组织纹理映射数据，其中纹理映射数据跨越至少一个mip级别。 此外，图形处理系统包括纹理缓存，其中纹理高速缓存耦合到纹理管理单元并且被配置为从纹理管理单元接收重组的纹理映射数据。

公开(公告)号：US08275049B2

公开(公告)日：2012-09-25

申请号：US11763779

申请日：2007-06-15

申请人： Zahid Hussain ,  John Brothers ,  Jim Xu

发明人： Zahid Hussain ,  John Brothers ,  Jim Xu

IPC分类号： H04N7/50

CPC分类号： G06T15/04 ,  G06T7/238 ,  G06T2200/28 ,  G06T2207/10016 ,  G06T2207/20052 ,  H04N19/43 ,  H04N19/523 ,  H04N19/533 ,  H04N19/56 ,  H04N19/61

摘要： Disclosed is a graphics processing unit comprising an instruction decoder and sum-of-absolute-differences (SAD) accleration logic. The instruction decoder is configured to decode a SAD instruction into parameters describing an M×N and an n×n pixel block in U,V coordinates. The SAD accleration logic is configured to receive the parameters and compute SAD scores. Each SAD score corresponds to the n×n block and to one block contained within the M×N pixel block and horizontally offset within the n×n block. Also disclosed is a GPU comprising a host processor interface receiving video acceleration instructions and a video acceleration unit. The unit is responsive to the instructions and comprises SAD accleration logic configured to receive the parameters and compute SAD scores. Each SAD score corresponds to an n×n pixel block and to one block contained within an M×N block and horizontally offset within the n×n block. M, N, and n are integers.

摘要翻译： 公开了一种图形处理单元，包括指令解码器和绝对差值（SAD）积分逻辑。 指令解码器被配置为将SAD指令解码成描述U，V坐标中的M×N和n×n个像素块的参数。 SAD加密逻辑被配置为接收参数并计算SAD分数。 每个SAD分数对应于n×n块，并且对应于包含在M×N像素块内的一个块，并且在n×n块内水平偏移。 还公开了一种GPU，其包括接收视频加速指令的主处理器接口和视频加速单元。 该单元响应于指令，并包括配置为接收参数并计算SAD分数的SAD加速逻辑。 每个SAD分数对应于n×n个像素块和包含在M×N块内的一个块，并且在n×n块内水平偏移。 M，N和n是整数。

公开(公告)号：US07880745B2

公开(公告)日：2011-02-01

申请号：US11740415

申请日：2007-04-26

申请人： Jim Xu ,  Mike Hong ,  John Brothers

发明人： Jim Xu ,  Mike Hong ,  John Brothers

IPC分类号： G09G5/00 ,  G09G5/02 ,  G06T15/50

CPC分类号： G06T11/001 ,  G06T15/04

摘要： Systems and methods for border color handling in a graphics processing unit are disclosed. In one embodiment, the system includes a border color register that stores at least one border color pointer. A border color pointer indicates an address in an external memory at which border color information is located. Border color information is populated within external memory and retrieved by the texture cache controller if the texture filter unit requires a border color for texture mapping operations.

摘要翻译： 公开了用于图形处理单元中的边框颜色处理的系统和方法。 在一个实施例中，该系统包括存储至少一个边框颜色指针的边框颜色寄存器。 边框颜色指针指示边框颜色信息所在的外部存储器中的地址。 如果纹理过滤器单元需要纹理映射操作的边框颜色，边框颜色信息将被填充到外部存储器中，并由纹理缓存控制器检索。

公开(公告)号：US20070291044A1

公开(公告)日：2007-12-20

申请号：US11740415

申请日：2007-04-26

申请人： Jim Xu ,  Mike Hong ,  John Brothers

发明人： Jim Xu ,  Mike Hong ,  John Brothers

IPC分类号： G09G5/00

CPC分类号： G06T11/001 ,  G06T15/04

摘要： Systems and methods for border color handling in a graphics processing unit are disclosed. In one embodiment, the system includes a border color register that stores at least one border color pointer. A border color pointer indicates an address in an external memory at which border color information is located. Border color information is populated within external memory and retrieved by the texture cache controller if the texture filter unit requires a border color for texture mapping operations.

摘要翻译： 公开了用于图形处理单元中的边框颜色处理的系统和方法。 在一个实施例中，该系统包括存储至少一个边框颜色指针的边框颜色寄存器。 边框颜色指针指示边框颜色信息所在的外部存储器中的地址。 如果纹理过滤器单元需要纹理映射操作的边框颜色，边框颜色信息将被填充到外部存储器中，并由纹理缓存控制器检索。

公开(公告)号：US20080010596A1

公开(公告)日：2008-01-10

申请号：US11763720

申请日：2007-06-15

申请人： Zahid Hussain ,  John Brothers ,  Jim Xu

发明人： Zahid Hussain ,  John Brothers ,  Jim Xu

IPC分类号： G06F3/00

CPC分类号： H04N19/436 ,  H04N19/12 ,  H04N19/44 ,  H04N19/61

摘要： Included are embodiments for processing video data. At least one embodiment includes a logic configured to receive video data having a format chosen from at least two formats and logic configured to receive an instruction from an instruction set including an indication of the format of the video data. Some embodiments include first parallel logic configured to process video data according to a first format in response to the indication is the first format and second parallel logic configured to process the video data according to a second format in response to the indication is the second format.

摘要翻译： 包括用于处理视频数据的实施例。 至少一个实施例包括被配置为接收具有从至少两种格式选择的格式的视频数据的逻辑，以及被配置为从包括视频数据的格式的指示的指令集接收指令的逻辑。 一些实施例包括被配置为响应于该指示来处理视频数据的第一并行逻辑，第一格式和第二并行逻辑被配置为根据第二格式来处理视频数据，响应于该指示是第二格式。

公开(公告)号：US09204159B2

公开(公告)日：2015-12-01

申请号：US11763720

申请日：2007-06-15

申请人： Zahid Hussain ,  John Brothers ,  Jim Xu

发明人： Zahid Hussain ,  John Brothers ,  Jim Xu

IPC分类号： H04N5/46 ,  H04N19/436 ,  H04N19/61 ,  H04N19/12 ,  H04N19/44

CPC分类号： H04N19/436 ,  H04N19/12 ,  H04N19/44 ,  H04N19/61

摘要： Included are embodiments for processing video data. At least one embodiment includes a logic configured to receive video data having a format chosen from at least two formats and logic configured to receive an instruction from an instruction set including an indication of the format of the video data. Some embodiments include first parallel logic configured to process video data according to a first format in response to the indication is the first format and second parallel logic configured to process the video data according to a second format in response to the indication is the second format.

摘要翻译： 包括用于处理视频数据的实施例。 至少一个实施例包括被配置为接收具有从至少两种格式选择的格式的视频数据的逻辑，以及被配置为从包括视频数据的格式的指示的指令集接收指令的逻辑。 一些实施例包括被配置为响应于该指示来处理视频数据的第一并行逻辑，第一格式和第二并行逻辑被配置为根据第二格式来处理视频数据，响应于该指示是第二格式。

公开(公告)号：US20080095237A1

公开(公告)日：2008-04-24

申请号：US11763779

申请日：2007-06-15

申请人： Zahid Hussain ,  John Brothers ,  Jim Xu

发明人： Zahid Hussain ,  John Brothers ,  Jim Xu

IPC分类号： H04N5/00

CPC分类号： G06T15/04 ,  G06T7/238 ,  G06T2200/28 ,  G06T2207/10016 ,  G06T2207/20052 ,  H04N19/43 ,  H04N19/523 ,  H04N19/533 ,  H04N19/56 ,  H04N19/61

摘要： Disclosed is a graphics processing unit comprising an instruction decoder and sum-of-absolute-differences (SAD) accleration logic. The instruction decoder is configured to decode a SAD instruction into parameters describing an M×N and an n×n pixel block in U,V coordinates. The SAD accleration logic is configured to receive the parameters and compute SAD scores. Each SAD score corresponds to the n×n block and to one block contained within the M×N pixel block and horizontally offset within the n×n block. Also disclosed is a GPU comprising a host processor interface receiving video acceleration instructions and a video acceleration unit. The unit is responsive to the instructions and comprises SAD accleration logic configured to receive the parameters and compute SAD scores. Each SAD score corresponds to an n×n pixel block and to one block contained within an M×N block and horizontally offset within the n×n block. M, N, and n are integers.

摘要翻译： 公开了一种图形处理单元，包括指令解码器和绝对差值（SAD）积分逻辑。 指令解码器被配置为将SAD指令解码成描述U，V坐标中的MxN和nxn像素块的参数。 SAD加密逻辑被配置为接收参数并计算SAD分数。 每个SAD分数对应于nxn块和包含在M×N像素块内的一个块，并且在n×n块内水平偏移。 还公开了一种GPU，其包括接收视频加速指令的主处理器接口和视频加速单元。 该单元响应于指令，并包括配置为接收参数并计算SAD分数的SAD加速逻辑。 每个SAD分数对应于n×n像素块，并对应于包含在M×N块内的一个块，并且在n×n块内水平偏移。 M，N和n是整数。

公开(公告)号：US08803897B2

公开(公告)日：2014-08-12

申请号：US12616636

申请日：2009-11-11

申请人： Greg Sadowski ,  Konstantine Iourcha ,  John Brothers

发明人： Greg Sadowski ,  Konstantine Iourcha ,  John Brothers

IPC分类号： G06F13/00

CPC分类号： G06F9/3879 ,  G06F9/544

摘要： Disclosed herein is a graphics-processing unit (GPU) having an internal memory for general-purpose use and applications thereof. Such a GPU includes a first internal memory, an execution unit coupled to the first internal memory, and an interface configured to couple the first internal memory to a second internal memory of an other processing unit. The first internal memory may comprise a stacked dynamic random access memory (DRAM) or an embedded DRAM. The interface may be further configured to couple the first internal memory to a display device. The GPU may also include another interface configured to couple the first internal memory to a central processing unit. In addition, the GPU may be embodied in software and/or included in a computing system.

摘要翻译： 这里公开了具有用于通用目的的内部存储器和其应用的图形处理单元（GPU）。 这样的GPU包括第一内部存储器，耦合到第一内部存储器的执行单元和被配置为将第一内部存储器耦合到另一个处理单元的第二内部存储器的接口。 第一内部存储器可以包括堆叠的动态随机存取存储器（DRAM）或嵌入式DRAM。 接口可以被进一步配置成将第一内部存储器耦合到显示装置。 GPU还可以包括被配置为将第一内部存储器耦合到中央处理单元的另一接口。 此外，GPU可以体现在软件中和/或包括在计算系统中。

公开(公告)号：US08368701B2

公开(公告)日：2013-02-05

申请号：US12266034

申请日：2008-11-06

申请人： Timour Paltashev ,  Boris Prokopenko ,  John Brothers

发明人： Timour Paltashev ,  Boris Prokopenko ,  John Brothers

IPC分类号： G06F15/00 ,  G06F1/00 ,  G06T1/20 ,  G06T1/00 ,  G06T15/00

CPC分类号： G06T1/20 ,  G06F9/30072 ,  G06F9/30094 ,  G06F9/3867 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3897 ,  G06F13/14 ,  G06F15/7867

摘要： Included are embodiments of systems and methods for processing metacommands. In at least one exemplary embodiment a Graphics Processing Unit (GPU) includes a metaprocessor configured to process at least one context register, the metaprocessor including context management logic and a metaprocessor control register block coupled to the metaprocessor, the metaprocessor control register block configured to receive metaprocessor configuration data, the metaprocessor control register block further configured to define metacommand execution logic block behavior. Some embodiments include a Bus Interface Unit (BIU) configured to provide the access from a system processor to the metaprocessor and a GPU command stream processor configured to fetch a current context command stream and send commands for execution to a GPU pipeline and metaprocessor.

摘要翻译： 包括用于处理元命令的系统和方法的实施例。 在至少一个示例性实施例中，图形处理单元（GPU）包括配置成处理至少一个上下文寄存器的元处理器，所述元处理器包括上下文管理逻辑和耦合到元处理器的元处理器控制寄存器块，所述元处理器控制寄存器块被配置为接收 元处理器配置数据，元处理器控制寄存器块进一步配置为定义metacommand执行逻辑块行为。 一些实施例包括被配置为提供从系统处理器到元处理器的访问的总线接口单元（BIU）以及被配置为获取当前上下文命令流并且发送用于执行到GPU流水线和元处理器的命令的GPU命令流处理器。