公开(公告)号：US07714627B1

公开(公告)日：2010-05-11

申请号：US12275406

申请日：2008-11-21

申请人： Yin-Tsung Hwang ,  Jin-Fa Lin ,  Wei-Rong Ciou ,  Ming-Hwa Sheu

发明人： Yin-Tsung Hwang ,  Jin-Fa Lin ,  Wei-Rong Ciou ,  Ming-Hwa Sheu

IPC分类号： H03K3/00

CPC分类号： H03K3/35625 ,  H03K3/012

摘要： A double-triggered logic circuit is a composite circuitry consisting of a plurality of PMOS, NMOS, inverters and a signal line. It includes an AND logic circuit and a XNOR logic circuit to generate an adjustable pulse mode to solve the problem of threshold voltage loss.

摘要翻译： 双触发逻辑电路是由多个PMOS，NMOS，反相器和信号线组成的复合电路。 它包括AND逻辑电路和XNOR逻辑电路，用于产生可调脉冲模式，以解决阈值电压损失的问题。

公开(公告)号：US20080183784A1

公开(公告)日：2008-07-31

申请号：US11699971

申请日：2007-01-31

申请人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu ,  Cheng-Che Ho

发明人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu ,  Cheng-Che Ho

IPC分类号： G06F7/38

CPC分类号： G06F7/501

摘要： In a full-adder of complementary carry logic voltage compensation, two input terminals of a first multiplexer are connected to a carry input and a carry inverted phase input respectively; an add signal is connected to a select signal; an input terminal of a first inverter is connected to an output signal of the first multiplexer. Two input terminals of a second multiplexer output an addend and a summand; an output signal of the first inverter is selected; an output terminal of the second multiplexer produces a carry signal; an input terminal of the second inverter is connected to an output signal of the second multiplexer for producing a carry inverted phase signal; two input terminals of a third multiplexer input the summand and carry inverted phase signal; an output signal of the first inverter is a select signal; and an output terminal of the third multiplexer produces a sum signal.

摘要翻译： 在互补进位逻辑电压补偿的全加器中，第一多路复用器的两个输入端分别连接到进位输入和进位反相输入端; 加法信号连接到选择信号; 第一反相器的输入端连接到第一多路复用器的输出信号。 第二多路复用器的两个输入端输出加法和加法器; 选择第一反相器的输出信号; 第二多路复用器的输出端产生进位信号; 第二反相器的输入端子连接到第二多路复用器的输出信号，用于产生进位反相信号; 第三多路复用器的两个输入端输入加法器并传送反相信号; 第一反相器的输出信号是选择信号; 并且第三多路复用器的输出端产生和信号。

公开(公告)号：US20100127745A1

公开(公告)日：2010-05-27

申请号：US12275406

申请日：2008-11-21

申请人： Yin-Tsung Hwang ,  Jin-Fa Lin ,  Wei-Rong Ciou ,  Ming-Hwa Sheu

发明人： Yin-Tsung Hwang ,  Jin-Fa Lin ,  Wei-Rong Ciou ,  Ming-Hwa Sheu

IPC分类号： H03K3/356

CPC分类号： H03K3/35625 ,  H03K3/012

摘要： A double-triggered logic circuit is a composite circuitry consisting of a plurality of PMOS, NMOS, inverters and a signal line. It includes an AND logic circuit and a XNOR logic circuit to generate an adjustable pulse mode to solve the problem of threshold voltage loss.

摘要翻译： 双触发逻辑电路是由多个PMOS，NMOS，反相器和信号线组成的复合电路。 它包括AND逻辑电路和XNOR逻辑电路，用于产生可调脉冲模式，以解决阈值电压损失的问题。

公开(公告)号：US07508233B2

公开(公告)日：2009-03-24

申请号：US11699971

申请日：2007-01-31

申请人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu ,  Cheng-Che Ho

发明人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu ,  Cheng-Che Ho

IPC分类号： H03K19/173 ,  G06F7/38

CPC分类号： G06F7/501

摘要： In a full-adder of complementary carry logic voltage compensation, two input terminals of a first multiplexer are connected to a carry input and a carry inverted phase input respectively; an add signal is connected to a select signal; an input terminal of a first inverter is connected to an output signal of the first multiplexer. Two input terminals of a second multiplexer output an addend and a summand; an output signal of the first inverter is selected; an output terminal of the second multiplexer produces a carry signal; an input terminal of the second inverter is connected to an output signal of the second multiplexer for producing a carry inverted phase signal; two input terminals of a third multiplexer input the summand and carry inverted phase signal; an output signal of the first inverter is a select signal; and an output terminal of the third multiplexer produces a sum signal.

摘要翻译： 在互补进位逻辑电压补偿的全加器中，第一多路复用器的两个输入端分别连接到进位输入和进位反相输入端; 加法信号连接到选择信号; 第一反相器的输入端连接到第一多路复用器的输出信号。 第二多路复用器的两个输入端输出加法和加法器; 选择第一反相器的输出信号; 第二多路复用器的输出端产生进位信号; 第二反相器的输入端子连接到第二多路复用器的输出信号，用于产生进位反相信号; 第三多路复用器的两个输入端输入加法器并传送反相信号; 第一反相器的输出信号是选择信号; 并且第三多路复用器的输出端产生和信号。

公开(公告)号：US20110254605A1

公开(公告)日：2011-10-20

申请号：US12759931

申请日：2010-04-14

申请人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu

发明人： Jin-Fa Lin ,  Yin-Tsung Hwang ,  Ming-Hwa Sheu

IPC分类号： H03K3/00

CPC分类号： H03K21/10 ,  H03K23/667

摘要： A high speed dual modulus prescaler aims to be used on a frequency synthesizer of wireless communication systems to divide frequency of input signals. The high speed dual modulus prescaler includes a first D flip-flop, a second D flip-flop and a main control transistor. The main control transistor switches connection of the first D flip-flop and second D flip-flop. The main control transistor provides an OR gate state and an AND gate state to form an OR gate circuit and an AND gate circuit in the prescaler. Thereby the number of transistors in the prescaler can be reduced to increase operation speed and lower power consumption.

摘要翻译： 高速双模预分频器旨在用于无线通信系统的频率合成器，以分频输入信号的频率。 高速双模预分频器包括第一D触发器，第二D触发器和主控晶体管。 主控晶体管切换第一D触发器和第二D触发器的连接。 主控晶体管提供或门状态和与门状态，以在预分频器中形成或门电路和与门电路。 从而可以减少预分频器中的晶体管数量，从而提高运算速度和降低功耗。

公开(公告)号：US20080084342A1

公开(公告)日：2008-04-10

申请号：US11543907

申请日：2006-10-06

申请人： Jun-Jie Hong ,  Ming-Hwa Sheu ,  Yin-Tsung Hwang ,  Zhi-Jie Lin

发明人： Jun-Jie Hong ,  Ming-Hwa Sheu ,  Yin-Tsung Hwang ,  Zhi-Jie Lin

IPC分类号： H03M1/66

CPC分类号： H03M1/66

摘要： The present invention discloses a method for enhancing the driving capability of a digital to analog converter, wherein a voltage higher/lower than the intended output voltage is used to pre-charge/pre-discharge the capacitor of the output load; when the capacitor is charged/discharged to near the intended output voltage, the operation is switched back to the normal mode; and the pre-charge operation may adopt the fixed charge voltage-varying charge time mode or the fixed charge time-varying charge voltage mode.

摘要翻译： 本发明公开了一种增强数模转换器的驱动能力的方法，其中使用高于/低于预期输出电压的电压对输出负载的电容器进行预充电/预放电; 当电容器充电/放电到接近预期的输出电压时，操作切换回正常模式; 并且预充电操作可以采用固定充电电压变化充电时间模式或固定充电时变充电电压模式。

公开(公告)号：US20060023962A1

公开(公告)日：2006-02-02

申请号：US11043920

申请日：2005-01-28

申请人： Yin-Tsung Hwang ,  Kuei-Hung Cheng ,  Shi-Shen Wang ,  Sung-Bo Chen ,  Guo-Zua Wu

发明人： Yin-Tsung Hwang ,  Kuei-Hung Cheng ,  Shi-Shen Wang ,  Sung-Bo Chen ,  Guo-Zua Wu

IPC分类号： G06K9/46 ,  G06K9/36

CPC分类号： G06T9/20 ,  H04N19/647

摘要： A method for encoding images according to object shapes is provided. The method enables reduced usage of storage space when an image encoding system encodes a received image frame. The method uses a bottom-up and sequential approach for encoding coefficients. The coefficients in each subband are numbered using a tree structure, wherein level N subband is designated as a root of the whole tree, level (N−1) subbands are designated as roots of subtrees, and level (N=1) subbands are designated as terminal nodes of subtrees. The terminal nodes for one of the subtrees are numbered first, and then this subtree is numbered in the bottom-up sequence. After that, the terminal nodes for another substree are numbered, and this numbering sequence continues to number all the other subtrees until the root of the tree has been numbered, so as to allow a bottom-up encoding process for the coefficient to be performed.

摘要翻译： 提供了一种根据对象形状编码图像的方法。 当图像编码系统对接收的图像帧进行编码时，该方法能够减少存储空间的使用。 该方法使用自下而上和顺序的方法来编码系数。 使用树结构对每个子带中的系数进行编号，其中将N级子带指定为全树的根，级（N-1）个子带被指定为子树的根，并且指定级（N = 1）个子带 作为子树的终端节点。 子树之一的终端节点首先编号，然后该子树以自下而上的顺序编号。 之后，对于另一子模块的终端节点进行编号，并且该编号序列继续对所有其他子树进行编号，直到树的根被编号，以便允许执行系数的自底向上编码处理。

公开(公告)号：US07565023B2

公开(公告)日：2009-07-21

申请号：US11043920

申请日：2005-01-28

申请人： Yin-Tsung Hwang ,  Kuei-Hung Cheng ,  Shi-Shen Wang ,  Sung-Bo Chen ,  Guo-Zua Wu

发明人： Yin-Tsung Hwang ,  Kuei-Hung Cheng ,  Shi-Shen Wang ,  Sung-Bo Chen ,  Guo-Zua Wu

IPC分类号： G06K9/46

CPC分类号： G06T9/20 ,  H04N19/647

摘要： A method for encoding images according to object shapes is provided. The method enables reduced usage of storage space when an image encoding system encodes a received image frame. The method uses a bottom-up and sequential approach for encoding coefficients. The coefficients in each subband are numbered using a tree structure, wherein level N subband is designated as a root of the whole tree, level (N-1) subbands are designated as roots of subtrees, and level (N=1) subbands are designated as terminal nodes of subtrees. The terminal nodes for one of the subtrees are numbered first, and then this subtree is numbered in the bottom-up sequence. After that, the terminal nodes for another subtree are numbered, and this numbering sequence continues to number all the other subtrees until the root of the tree has been numbered, so as to allow a bottom-up encoding process for the coefficient to be performed.

摘要翻译： 提供了一种根据对象形状编码图像的方法。 当图像编码系统对接收的图像帧进行编码时，该方法能够减少存储空间的使用。 该方法使用自下而上和顺序的方法来编码系数。 使用树结构对每个子带中的系数进行编号，其中将N级子带指定为全树的根，级（N-1）个子带被指定为子树的根，并且指定级（N = 1）个子带 作为子树的终端节点。 子树之一的终端节点首先编号，然后该子树以自下而上的顺序编号。 之后，对于另一个子树的终端节点进行编号，并且该编号序列继续对所有其他子树进行编号，直到树的根被编号，以便允许执行系数的自底向上编码处理。