利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.019 秒)

    Method and apparatus for preservation of failure state in a read destructive memory
    1.
    发明授权
    Method and apparatus for preservation of failure state in a read destructive memory 失效
    用于在读破坏性存储器中保存故障状态的方法和装置

    公开(公告)号：US07168026B2

    公开(公告)日：2007-01-23

    申请号：US09888123

    申请日：2001-06-22

    申请人： John I. Garney ,  Robert W. Faber ,  Rick Coulson

    发明人： John I. Garney ,  Robert W. Faber ,  Rick Coulson

    IPC分类号： G11C29/00

    CPC分类号： G11C29/44

    摘要： One aspect of the invention provides a novel scheme to preserve the failure state of a memory location. According to one embodiment, the data is read from a memory location in a read-destructive memory device. If the data is found to be valid (uncorrupted) it is written back to the memory location from where it was read in order to preserve it. If the data is found to be invalid (corrupted) then a failure codeword is written in the memory location to indicate a failure of the memory location. The failure codeword may be preselected or dynamically calculated so that it has a mathematical distance greater than all correctable data patterns.

    摘要翻译： 本发明的一个方面提供了一种保存存储器位置的故障状态的新方案。 根据一个实施例，从读破坏性存储器件中的存储器位置读取数据。 如果数据被发现是有效的（未破坏的），它将被写回到它被读取的存储器位置，以便保留它。 如果发现数据无效（损坏），则故障码字被写入存储器位置以指示存储器位置的故障。 可以预先选择或动态地计算故障代码字，使其具有大于所有可校正数据模式的数学距离。

    Stacked memory device having shared bitlines and method of making the same
    2.
    发明授权
    Stacked memory device having shared bitlines and method of making the same 有权
    具有共享位线的堆叠存储器件及其制造方法

    公开(公告)号：US06925015B2

    公开(公告)日：2005-08-02

    申请号：US10305588

    申请日：2002-11-26

    申请人： John I. Garney ,  David G. Chow ,  Rick Coulson

    发明人： John I. Garney ,  David G. Chow ,  Rick Coulson

    IPC分类号： G11C7/18 ,  H01L27/115 ,  G11C11/34

    CPC分类号： H01L27/11502 ,  G11C7/18

    摘要： Briefly, in accordance with one embodiment of the invention, a system includes a memory array. The memory array comprises a first layer of memory cells overlying a second layer of memory cells and bit lined coupled to at least one memory cell in the first layer of memory cells and to at least one memory cell in the second layer of memory cell.

    摘要翻译： 简而言之，根据本发明的一个实施例，系统包括存储器阵列。 存储器阵列包括覆盖存储器单元的第二层的第一层存储器单元，以及耦合到第一层存储器单元中的至少一个存储器单元的位线和存储单元的第二层中的至少一个存储单元。

    Intelligent bus bridge for input/output subsystems in a computer system
    9.
    发明授权
    Intelligent bus bridge for input/output subsystems in a computer system 失效
    用于计算机系统中输入/输出子系统的智能总线桥

    公开(公告)号：US5761458A

    公开(公告)日：1998-06-02

    申请号：US850643

    申请日：1997-05-02

    申请人： Bruce Young ,  Rick Coulson

    发明人： Bruce Young ,  Rick Coulson

    IPC分类号： G06F13/40 ,  G06F13/00

    CPC分类号： G06F13/4027

    摘要： An intelligent bus bridge contained in a single integrated circuit chip along with computer systems and server systems that employ intelligent input/output subsystems. The intelligent bus bridge includes a local processor coupled for communication over a local component bus, a local memory controller that enables access to a local memory from the local component bus, and a component bus bridge that propagates accesses between the local component bus and a system component bus. The single integrated circuit chip enables dual-porting of the local memory controller without significant increases in input/output pins. A mode control input to the intelligent bus bridge indicates whether the intelligent bus bridge functions in a local master mode or a host master mode in a computer or server system.

    摘要翻译： 包含在单个集成电路芯片中的智能总线桥以及采用智能输入/输出子系统的计算机系统和服务器系统。 智能总线桥包括本地处理器，其耦合用于通过本地组件总线进行通信，本地存储器控制器能够从本地组件总线访问本地存储器，以及传播本地组件总线和系统之间的访问的组件总线桥 组件总线 单个集成电路芯片可实现本地存储器控制器的双端口，而不会显着增加输入/输出引脚。 智能总线桥的模式控制输入指示智能总线桥是在计算机或服务器系统中的本地主机模式还是主机主机模式下工作。

    Integrated circuit with trace analyzer
    10.
    发明授权
    Integrated circuit with trace analyzer 失效
    集成电路跟踪分析仪

    公开(公告)号：US07079490B1

    公开(公告)日：2006-07-18

    申请号：US09204257

    申请日：1998-12-03

    申请人： Frank Hady ,  Rick Coulson

    发明人： Frank Hady ,  Rick Coulson

    IPC分类号： H04L12/26 ,  G06F11/00 ,  G01R31/28

    CPC分类号： G01R31/3177

    摘要： An integrated circuit includes a trace analyzer to sample, process and store data carried along internal or external data path of the circuit. The trace analyzer may include a multiplexer, a sampler, a formatter and a memory controller. The trace analyzer samples data on a predetermined basis, processes it and caused the processed data to be stored in a memory.

    摘要翻译： 一个集成电路包括一个跟踪分析器，用于对电路的内部或外部数据路径进行采样，处理和存储数据。 跟踪分析器可以包括多路复用器，采样器，格式化器和存储器控制器。 跟踪分析器以预定的方式对数据进行采样，处理并且将处理的数据存储在存储器中。