公开(公告)号：US07698529B2

公开(公告)日：2010-04-13

申请号：US11621637

申请日：2007-01-10

申请人： Jos Manuel Accapadi ,  Andrew Dunshea ,  Diane Garza Flemming ,  Catherine Moriarty Nunez

发明人： Jos Manuel Accapadi ,  Andrew Dunshea ,  Diane Garza Flemming ,  Catherine Moriarty Nunez

IPC分类号： G06F13/00

CPC分类号： G06F9/5077

摘要： A method is provided for a data processing system configured to include multiple logical partitions, wherein resources of the system are selectively allocated among respective partitions. In the method, an entity such as a Partition Load Manager or a separate background process is used to manage resources based on locality levels. The method includes the step of evaluating the allocation of resources to each of the partitions at a particular time, in order to select a partition having at least one resource considered to be of low desirability due to its level of locality with respect to the selected partition. The method further comprises identifying each of the other partitions that has a resource matching the resource of low desirability, and determining the overall benefit to the system that would result from trading the resource of low desirability for the matching resource of each of the identified partitions. Resources are reallocated to trade the resource of low desirability for the matching resource of the identified partition that is determined to provide the greatest overall benefit for the system, provided that at least some overall system benefit will result from the reallocation.

摘要翻译： 提供了一种用于数据处理系统的方法，所述数据处理系统被配置为包括多个逻辑分区，其中所述系统的资源在各个分区之间被选择性地分配。 在该方法中，使用诸如分区加载管理器或单独的后台进程的实体来基于地点级别来管理资源。 该方法包括在特定时间评估对每个分区的资源分配的步骤，以便由于其相对于所选择的分区的局部性水平而选择具有被认为是低可取性的至少一个资源的分区 。 该方法还包括识别具有与低可靠性的资源匹配的资源的每个其他分区，以及确定由对于每个所识别的分区的匹配资源的低期望性的资源进行交易而导致的系统的总体利益。 重新分配资源以交换被确定为系统提供最大整体利益的所识别分区的匹配资源的低可用性资源，前提是至少部分整体系统利益将由重新分配产生。

公开(公告)号：US08145870B2

公开(公告)日：2012-03-27

申请号：US11006127

申请日：2004-12-07

申请人： Andrew Dunshea ,  Diane Garza Flemming

发明人： Andrew Dunshea ,  Diane Garza Flemming

IPC分类号： G06F12/00

CPC分类号： G06F12/0864 ,  G06F12/1045

摘要： The present invention provides an improved method, system, and computer program product that can optimize cache utilization. In one embodiment, a kernel service creates a storage map, and sending said storage map to an application. In one embodiment of the present invention, the step of the kernel service creating the storage map may further comprise the kernel service creating a cache map. In one embodiment of the present invention, the step of the kernel service creating the storage map may further comprise the kernel service creating an indication of one or more storage locations that have been allocated to store information for the application. In one embodiment of the present invention, the step of the kernel service creating the storage map may further comprise the kernel service creating the storage map in response to receiving a request for the storage map from the application.

摘要翻译： 本发明提供了可以优化缓存利用的改进的方法，系统和计算机程序产品。 在一个实施例中，内核服务创建存储映射，并将所述存储映射发送到应用。 在本发明的一个实施例中，创建存储映射的内核服务的步骤还可以包括创建高速缓存映射的内核服务。 在本发明的一个实施例中，创建存储映射的内核服务的步骤还可以包括内核服务，其创建已被分配以存储用于应用的信息的一个或多个存储位置的指示。 在本发明的一个实施例中，创建存储映射的内核服务的步骤还可以包括响应于从应用接收对存储映射的请求而创建存储映射的内核服务。

公开(公告)号：US08412907B1

公开(公告)日：2013-04-02

申请号：US13415282

申请日：2012-03-15

申请人： Andrew Dunshea ,  Diane Garza Flemming

发明人： Andrew Dunshea ,  Diane Garza Flemming

IPC分类号： G06F12/00

CPC分类号： G06F12/0864 ,  G06F12/1045

摘要： A method of allocating resources in a data processing system is disclosed. The method includes an application designing a page reallocation scheme and sending said page reallocation scheme from said application to a kernel service that is responsible for allocation of storage locations.

摘要翻译： 公开了一种在数据处理系统中分配资源的方法。 该方法包括设计页面重分配方案并将所述页面重分配方案从所述应用程序发送到负责分配存储位置的内核服务的应用程序。

公开(公告)号：US07721047B2

公开(公告)日：2010-05-18

申请号：US11006112

申请日：2004-12-07

申请人： Andrew Dunshea ,  Diane Garza Flemming

发明人： Andrew Dunshea ,  Diane Garza Flemming

IPC分类号： G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0864 ,  G06F12/1045

摘要： In view of the foregoing, the shortcomings of the prior art cache optimization techniques, the present invention provides an improved method, system, and computer program product that can optimize cache utilization. In one embodiment, an application requests a kernel cache map from a kernel service and the application receives the kernel. The application designs an optimum cache footprint for a data set from said application. The objects, advantages and features of the present invention will become apparent from the following detailed description. In one embodiment of the present invention, the application transmits a memory reallocation order to a memory manager. In one embodiment of the present invention, the step of the application transmitting a memory reallocation order to the memory manager further comprises the application transmitting a memory reallocation order containing the optimum cache footprint to the memory manager. In one embodiment of the present invention, the step of the application transmitting a memory reallocation order to a memory manager further comprises the application transmitting the memory reallocation order containing to a reallocation services tool within the memory manager.

摘要翻译： 鉴于上述情况，现有技术的高速缓存优化技术的缺点在于本发明提供了可以优化高速缓存利用的改进的方法，系统和计算机程序产品。 在一个实施例中，应用程序从内核服务请求内核缓存映射，并且应用程序接收内核。 该应用程序为来自所述应用的数据集设计了最佳缓存占用。 从下面的详细描述中，本发明的目的，优点和特征将变得显而易见。 在本发明的一个实施例中，应用程序将存储器重新分配顺序发送到存储器管理器。 在本发明的一个实施例中，向存储器管理器发送存储器重分配顺序的应用程序的步骤还包括向存储器管理器发送包含最佳高速缓存占用空间的存储器重新分配顺序的应用程序。 在本发明的一个实施例中，向存储器管理器发送存储器重新分配顺序的应用程序的步骤还包括将包含在存储器管理器内的重新分配服务工具的​​存储器重新分配顺序传送的应用。

公开(公告)号：US07711905B2

公开(公告)日：2010-05-04

申请号：US11778398

申请日：2007-07-16

申请人： Diane Garza Flemming ,  Octavian Florin Herescu ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

发明人： Diane Garza Flemming ,  Octavian Florin Herescu ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

IPC分类号： G06F12/00

CPC分类号： G06F12/126 ,  G06F12/0897 ,  G06F12/128

摘要： A system for managing data in a plurality of storage locations. In response to a least recently used algorithm wanting to move data from a cache to a storage location, an aging table is searched for an associated entry for the data. In response to finding the associated entry for the data in the aging table, an indicator is enabled on the data. In response to determining that the indicator is enabled on the data, the data is kept in the cache despite the least recently used algorithm wanting to move the data to the storage location.

摘要翻译： 一种用于管理多个存储位置中的数据的系统。 响应于最近最少使用的算法，希望将数据从高速缓存移动到存储位置，将搜索老化表以查找数据的相关条目。 响应于查找老化表中数据的相关条目，数据上启用了一个指示符。 响应于确定在数据上启用了指示符，尽管最不使用的算法希望将数据移动到存储位置，但数据保存在高速缓存中。

公开(公告)号：US07318140B2

公开(公告)日：2008-01-08

申请号：US10865702

申请日：2004-06-10

申请人： Diane Garza Flemming ,  Octavian Florin Herescu ,  Agustin Mena, III ,  Dirk Michel

发明人： Diane Garza Flemming ,  Octavian Florin Herescu ,  Agustin Mena, III ,  Dirk Michel

IPC分类号： G06F12/00

CPC分类号： G06F9/5077

摘要： A method, apparatus, and computer instructions for transferring data. The data in a first partition is received within a memory region assigned to the first partition in the logical partitioned data processing system to form received data. The memory region is assigned to a second partition, in response to a determination that the received data is for the second partition. The second partition may then access the data in the memory region.

摘要翻译： 一种用于传输数据的方法，装置和计算机指令。 在分配给逻辑分区数据处理系统中的第一分区的存储器区域内接收第一分区中的数据，以形成接收的数据。 响应于确定所接收的数据是用于第二分区，将存储器区域分配给第二分区。 然后，第二分区可以访问存储器区域中的数据。

公开(公告)号：US08392659B2

公开(公告)日：2013-03-05

申请号：US12612767

申请日：2009-11-05

申请人： Vaijayanthimala K. Anand ,  Diane Garza Flemming ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

发明人： Vaijayanthimala K. Anand ,  Diane Garza Flemming ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

IPC分类号： G06F12/08

CPC分类号： G06F12/084 ,  G06F2212/601

摘要： A method, programmed medium and system are provided for enabling a core's cache capacity to be increased by using the caches of the disabled or non-enabled cores on the same chip. Caches of disabled or non-enabled cores on a chip are made accessible to store cachelines for those chip cores that have been enabled, thereby extending cache capacity of enabled cores.

摘要翻译： 提供了一种编程介质和系统，用于通过使用同一芯片上的禁用或非使能内核的高速缓存来实现内核的高速缓存容量的增加。 对芯片上的禁用或非启用内核的缓存进行访问，以存储已启用的那些芯片内核的高速缓存线，从而扩展启用核心的高速缓存容量。

公开(公告)号：US20110107031A1

公开(公告)日：2011-05-05

申请号：US12612767

申请日：2009-11-05

申请人： Vaijayanthimala K. Anand ,  Diane Garza Flemming ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

发明人： Vaijayanthimala K. Anand ,  Diane Garza Flemming ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F9/44

CPC分类号： G06F12/084 ,  G06F2212/601

摘要： A method, programmed medium and system are provided for enabling a core's cache capacity to be increased by using the caches of the disabled or non-enabled cores on the same chip. Caches of disabled or non-enabled cores on a chip are made accessible to store cachelines for those chip cores that have been enabled, thereby extending cache capacity of enabled cores.

摘要翻译： 提供了一种编程介质和系统，用于通过使用同一芯片上的禁用或非使能内核的高速缓存来实现内核的高速缓存容量的增加。 对芯片上的禁用或非启用内核的缓存进行访问，以存储已启用的那些芯片内核的高速缓存线，从而扩展启用核心的高速缓存容量。

公开(公告)号：US20110022803A1

公开(公告)日：2011-01-27

申请号：US12508621

申请日：2009-07-24

申请人： Diane Garza Flemming ,  William A. Maron ,  Ram Raghavan ,  Mysore Sathyanarayana Srinivas ,  Basu Vaidyanathan

发明人： Diane Garza Flemming ,  William A. Maron ,  Ram Raghavan ,  Mysore Sathyanarayana Srinivas ,  Basu Vaidyanathan

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0811 ,  G06F2212/1024 ,  G06F2212/1032

摘要： An approach is provided to identify a disabled processing core and an active processing core from a set of processing cores included in a processing node. Each of the processing cores is assigned a cache memory. The approach extends a memory map of the cache memory assigned to the active processing core to include the cache memory assigned to the disabled processing core. A first amount of data that is used by a first process is stored by the active processing core to the cache memory assigned to the active processing core. A second amount of data is stored by the active processing core to the cache memory assigned to the inactive processing core using the extended memory map.

摘要翻译： 提供了一种用于从包括在处理节点中的一组处理核心识别禁用的处理核心和活动处理核心的方法。 每个处理核心被分配一个高速缓冲存储器。 该方法扩展了分配给活动处理核心的高速缓存存储器的存储器映射，以包括分配给禁用处理核心的高速缓存存储器。 由第一进程使用的第一数据量由活动处理核存储到分配给活动处理核的高速缓冲存储器。 第二数据量由活动处理核心使用扩展存储器映射存储到分配给非活动处理核心的缓存存储器。

公开(公告)号：US08745622B2

公开(公告)日：2014-06-03

申请号：US12427746

申请日：2009-04-22

申请人： Greg R. Mewhinney ,  Diane Garza Flemming ,  David B. Whitworth ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

发明人： Greg R. Mewhinney ,  Diane Garza Flemming ,  David B. Whitworth ,  William A. Maron ,  Mysore Sathyanarayana Srinivas

IPC分类号： G06F9/50 ,  G06F9/48

CPC分类号： G06F9/5033 ,  G06F9/4843 ,  G06F9/50 ,  G06F9/5044

摘要： Standalone software performance optimizer systems for hybrid systems include a hybrid system having a plurality of processors, memory operably connected to the processors, an operating system including a dispatcher loaded into the memory, a multithreaded application read into the memory, and a static performance analysis program loaded into the memory; wherein the static performance analysis program instructs at least one processor to perform static performance analysis on each of the threads, the static performance analysis program instructs at least one processor to assign each thread to a CPU class based on the static performance analysis, and the static performance analysis program instructs at least one processor to store each thread's CPU class. An embodiment of the invention may also include the dispatcher optimally mapping threads to processors using thread CPU classes and remapping threads to processors when a runtime performance analysis classifies a thread differently from the static performance analysis.

摘要翻译： 用于混合系统的独立软件性能优化器系统包括具有多个处理器的混合系统，可操作地连接到处理器的存储器，包括加载到存储器中的调度器，读入存储器的多线程应用的操作系统和静态性能分析程序 加载到内存中; 其中所述静态性能分析程序指示至少一个处理器对每个所述线程执行静态性能分析，所述静态性能分析程序指示至少一个处理器基于所述静态性能分析将每个线程分配给CPU类，并且所述静态 性能分析程序指示至少一个处理器存储每个线程的CPU类。 本发明的实施例还可以包括调度器，当运行时性能分析将线程与静态性能分析不同的方式进行分类时，线程CPU类将线程最优地映射到处理器并将线程重新映射到处理器。