公开(公告)号：US20120124330A1

公开(公告)日：2012-05-17

申请号：US13358763

申请日：2012-01-26

申请人： Junji YANO ,  Kosuke HATSUDA ,  Hidenori MATSUZAKI

发明人： Junji YANO ,  Kosuke HATSUDA ,  Hidenori MATSUZAKI

IPC分类号： G06F12/06

CPC分类号： G06F12/0246 ,  G06F12/0804 ,  G06F12/0866 ,  G06F2212/1036 ,  G06F2212/1044 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7211

摘要： A memory system according to an embodiment of the present invention comprises: a data managing unit 120 is divided into a DRAM-layer managing unit 120a, a logical-NAND-layer managing unit 120b, and a physical-NAND-layer managing unit 120c to independently perform management of a DRAM layer, a logical NAND layer, and a physical NAND layer using the respective managing units to thereby perform efficient block management.

摘要翻译： 根据本发明的实施例的存储器系统包括：数据管理单元120被划分为DR​​AM层管理单元120a，逻辑NAND层管理单元120b和物理NAND层管理单元120c至 使用各个管理单元独立地执行DRAM层，逻辑NAND层和物理NAND层的管理，从而执行有效的块管理。

公开(公告)号：US20120069668A1

公开(公告)日：2012-03-22

申请号：US13235426

申请日：2011-09-18

申请人： Kosuke HATSUDA

发明人： Kosuke HATSUDA

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0483 ,  G11C16/30

摘要： According to one embodiment, a semiconductor storage device includes a transistor, a first node, a first capacitor, a first switch, and a second switch. One end of the transistor is connected to a first voltage source supplying a first voltage. The first node is charged to the first voltage by the transistor. One of electrodes of the first capacitor is connected to the first node, and the other of the electrodes of the first capacitor is supplied with a first clock signal having a second voltage. One end of the first switch is connected to the first node. The first switch outputs a potential of the first node at a first time at which the first switch is turned on. One end of the second switch is connected to the first node. The second switch outputs the potential of the first node at a second time.

摘要翻译： 根据一个实施例，半导体存储装置包括晶体管，第一节点，第一电容器，第一开关和第二开关。 晶体管的一端连接到提供第一电压的第一电压源。 第一个节点被晶体管充电到第一个电压。 第一电容器的电极中的一个连接到第一节点，并且第一电容器的另一个电极被提供有具有第二电压的第一时钟信号。 第一开关的一端连接到第一节点。 第一开关在第一开关被接通的第一时间输出第一节点的电位。 第二开关的一端连接到第一节点。 第二个开关在第二个时间输出第一个节点的电位。

公开(公告)号：US20110055462A1

公开(公告)日：2011-03-03

申请号：US12860160

申请日：2010-08-20

申请人： Kosuke HATSUDA ,  Daisaburo Takashima

发明人： Kosuke HATSUDA ,  Daisaburo Takashima

IPC分类号： G06F12/00 ,  G06F12/02 ,  G06F12/16

CPC分类号： G06F11/1441

摘要： According to one embodiment, a memory system includes a nonvolatile first memory, a nonvolatile second memory, a data-copy processing unit and a data invalidation processing unit. The first memory has a storage capacity for n (n≧2) pages per word line. The nonvolatile second memory temporarily stores user data write-requested from a host apparatus. The data-copy processing unit executes data copy processing including reading out, in page units, the user data stored in the second memory and sequentially writing the read-out user data in page units in the first memory. The data invalidation processing unit selects, after the execution of the data copy processing, based on whether the memory cell group per word line stores user data for n pages, user data requiring backup out of the user data subjected to the data copy processing and leaves the selected user data in the second memory as backup data.

摘要翻译： 根据一个实施例，存储器系统包括非易失性第一存储器，非易失性第二存储器，数据复制处理单元和数据无效化处理单元。 第一个存储器具有每个字线n（n≥2）页的存储容量。 非易失性第二存储器临时存储从主机设备写入请求的用户数据。 数据复制处理单元执行数据复制处理，包括以页为单位读出存储在第二存储器中的用户数据，并以页单元顺序地将读出的用户数据写入第一存储器。 数据无效处理单元在执行数据复制处理之后，根据每个字线的存储单元组是否存储n页的用户数据，选择需要备份的用户数据进行数据复制处理的用户数据，并且离开 所选择的用户数据在第二存储器中作为备份数据。

公开(公告)号：US20110231598A1

公开(公告)日：2011-09-22

申请号：US12835377

申请日：2010-07-13

申请人： Kosuke HATSUDA

发明人： Kosuke HATSUDA

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0804 ,  G06F12/0866 ,  G06F2212/214

摘要： According to one embodiment, a memory system includes a first memory that is nonvolatile, a second memory, and a controller that performs data transfer between a host device and the first memory by using the second memory. The controller caches data of each write command transmitted from the host device in the second memory, and performs a first transfer of transferring the data of each write command, which is cached in the second memory, to the first memory while leaving a beginning portion at a predetermined timing.

摘要翻译： 根据一个实施例，存储器系统包括非易失性的第一存储器，第二存储器和通过使用第二存储器在主机设备和第一存储器之间执行数据传输的控制器。 控制器高速缓存从第二存储器中的主机设备发送的每个写入命令的数据，并且执行将缓存在第二存储器中的每个写入命令的数据传送到第一存储器的第一次传送，同时将起始部分保持在 预定定时。

公开(公告)号：US20120320665A1

公开(公告)日：2012-12-20

申请号：US13422110

申请日：2012-03-16

申请人： Yoshihiro UEDA ,  Kosuke HATSUDA

发明人： Yoshihiro UEDA ,  Kosuke HATSUDA

IPC分类号： G11C11/00

CPC分类号： G11C11/1673

摘要： A semiconductor memory includes a first memory cell including: a first resistance change element and a first select transistor. The semiconductor memory includes a second memory cell including: a second select transistor and a second resistance change element. The semiconductor memory includes a third memory cell including: a third select transistor and a third resistance change element, the third memory cell acting as a reference cell. The semiconductor memory includes a fourth memory cell including: a fourth resistance change element and a fourth select transistor, the fourth memory cell acting as a reference cell.

摘要翻译： 半导体存储器包括：第一存储单元，包括：第一电阻变化元件和第一选择晶体管。 半导体存储器包括第二存储单元，其包括：第二选择晶体管和第二电阻变化元件。 半导体存储器包括第三存储单元，第三存储单元包括：第三选择晶体管和第三电阻变化元件，第三存储单元用作参考单元。 半导体存储器包括：第四存储单元，包括：第四电阻变化元件和第四选择晶体管，第四存储单元用作参考单元。