公开(公告)号：US4344129A

公开(公告)日：1982-08-10

申请号：US67119

申请日：1979-08-16

申请人： Kazuyoshi Asada ,  Hajime Yasuda ,  Kunihiko Ohnuma

发明人： Kazuyoshi Asada ,  Hajime Yasuda ,  Kunihiko Ohnuma

IPC分类号： G05B15/02 ,  G05B19/05 ,  G06F9/30 ,  G06F15/00 ,  G06F15/46

CPC分类号： G05B19/052 ,  G05B2219/1161 ,  G05B2219/15127

摘要： A data processor system is capable of operating in a first mode comprising a computer mode so as to carry out data processing functions and is also capable of operating in a second mode comprising a sequencer mode so as to carry out high speed sequence operations on the basis of programmed sequences. A high speed change between the computer and sequencer modes can freely be effected by executing mode change instructions so that the data processor system performs the duplex functions of a computer and a sequencer.

摘要翻译： 数据处理器系统能够以包括计算机模式的第一模式操作，以便执行数据处理功能，并且还能够以包括定序器模式的第二模式操作，以便在此基础上执行高速序列操作 的编程序列。 通过执行模式改变指令可以自由地实现计算机和定序器模式之间的高速变化，使得数据处理器系统执行计算机和定序器的双工功能。

公开(公告)号：US4079440A

公开(公告)日：1978-03-14

申请号：US760523

申请日：1977-01-19

申请人： Kunihiko Ohnuma ,  Hajime Yasuda

发明人： Kunihiko Ohnuma ,  Hajime Yasuda

IPC分类号： G06F13/40 ,  H01R12/50 ,  H01R13/648 ,  H01R29/00 ,  H02H9/00 ,  H05K1/11 ,  H05K1/04

CPC分类号： G06F13/4081 ,  H01R23/68 ,  H02H9/004 ,  H05K1/117 ,  H01R13/648 ,  H01R29/00 ,  H05K2201/0746 ,  H05K2201/094

摘要： Disclosed is a printed circuit board loaded with electronic circuits, the board having at least two connector plugs for power supply, one is relatively long while the other is relatively short. These connector plugs are connected to each other through an impedance element. During an insertion of the board to a power line, the longer connector plug gets in contact with the power line earlier than the shorter one, while, during the withdrawal of the board from the line, the longer connector plug leaves the line later than the shorter one.

摘要翻译： 公开了一种装有电子电路的印刷电路板，该板具有至少两个用于电源的连接器插头，一个相对较长，而另一个相对较短。 这些连接器插头通过阻抗元件相互连接。 在将电路板插入电源线时，较长的连接器插头比较短的插头与电源线接触，而在将电路板从线路中拔出时，较长的连接器插头比线 较短的一个。

公开(公告)号：USD318465S

公开(公告)日：1991-07-23

申请号：US344842

申请日：1989-04-28

申请人： Atuo Yoshida ,  Masayuki Tamasaku ,  Keiji Kitazawa ,  Kunihiko Ohnuma

设计人： Atuo Yoshida ,  Masayuki Tamasaku ,  Keiji Kitazawa ,  Kunihiko Ohnuma

公开(公告)号：US4317171A

公开(公告)日：1982-02-23

申请号：US37459

申请日：1979-05-09

申请人： Hideo Maejima ,  Kunihiko Ohnuma

发明人： Hideo Maejima ,  Kunihiko Ohnuma

IPC分类号： G06F9/28 ,  G06F9/22 ,  G06F9/38 ,  G06F11/07 ,  G06F11/10 ,  G06F11/22 ,  G06F12/14 ,  G06F3/00 ,  G06F11/00

CPC分类号： G06F11/0721 ,  G06F11/0793 ,  G06F12/1433 ,  G06F11/10 ,  G06F11/2205

摘要： An LSI microprocessor comprising an instruction fetch portion and an instruction execute portion which fetches an instruction and executes an instruction independently of each other under a microprogram control, a pipeline control being made while synchronizing the portions, the instruction fetch portion containing therein an error processing circuit, which receives an external memory error signal concerning a main memory and an internal protect error signal and which delivers a reset signal for clearing a microprogram counter and starting an error processing microprogram.

摘要翻译： 一种LSI微处理器，包括指令获取部分和指令执行部分，其在微程序控制下取指令并独立执行指令，在同步该部分的同时进行流水线控制，指令获取部分包含错误处理电路 其接收关于主存储器和内部保护误差信号的外部存储器错误信号，并且传送用于清除微程序计数器的复位信号并启动错误处理微程序。