公开(公告)号：US5300835A

公开(公告)日：1994-04-05

申请号：US16574

申请日：1993-02-10

申请人： Mahmud Assar ,  Prakash C. Agarwal ,  Vlad Bril

发明人： Mahmud Assar ,  Prakash C. Agarwal ,  Vlad Bril

IPC分类号： H01L27/118 ,  H03K19/00 ,  H03K19/0185 ,  H03K19/0175

CPC分类号： H03K19/018521 ,  H01L27/11898 ,  H03K19/0027 ,  H03K19/018585 ,  H03K19/018592 ,  H03K2217/0018

摘要： This invention describes the design and implementation of a low power CMOS bidirectional I/O buffer that translates low voltage core logic level signals into the highest logic level signals to drive the final output stage which outputs a selectable logic level signal. The invention further translates input signals of a variety of logic levels into low voltage core logic level signals. In either case, AC and DC power consumption is minimized in a mixed power supply environment that requires voltage translation to represent the proper binary logic levels.

摘要翻译： 本发明描述了低功率CMOS双向I / O缓冲器的设计和实现，其将低电压核心逻辑电平信号转换为最高逻辑电平信号以驱动输出可选逻辑电平信号的最终输出级。 本发明还将各种逻辑电平的输入信号转换为低电压核心逻辑电平信号。 在任一情况下，在需要电压转换来表示适当的二进制逻辑电平的混合电源环境中AC和DC功耗被最小化。