公开(公告)号：US20050231866A1

公开(公告)日：2005-10-20

申请号：US11087384

申请日：2005-03-23

申请人： Markus Mergens ,  Frederic De Ranter ,  Benjamin Camp ,  Koen Verhaege ,  Phillip Jozwiak ,  John Armer ,  Bart Keppens

发明人： Markus Mergens ,  Frederic De Ranter ,  Benjamin Camp ,  Koen Verhaege ,  Phillip Jozwiak ,  John Armer ,  Bart Keppens

IPC分类号： H01L27/02 ,  H02H9/00 ,  H03K17/0812

CPC分类号： H01L27/0251 ,  H03K17/08122

摘要： A method and apparatus for providing ESD event protection for a circuit using a source or bulk pump to increase the bulk and/or source potential level during an ESD event. The apparatus comprises a protection circuit that, in response to an ESD event, limits the voltage formed between two terminals of a transistor by adjusting a potential level on the second terminal.

摘要翻译： 一种用于使用源或体积泵为电路提供ESD事件保护以在ESD事件期间增加体积和/或源极电位电平的方法和装置。 该装置包括保护电路，其响应于ESD事件，通过调节第二端子上的电位电平来限制在晶体管的两个端子之间形成的电压。

公开(公告)号：US20060011939A1

公开(公告)日：2006-01-19

申请号：US11176975

申请日：2005-07-07

申请人： Russell Mohn ,  Cong-Son Trinh ,  Phillip Jozwiak ,  John Armer ,  Markus Mergens

发明人： Russell Mohn ,  Cong-Son Trinh ,  Phillip Jozwiak ,  John Armer ,  Markus Mergens

IPC分类号： H01L29/32

CPC分类号： H01L29/7436 ,  H01L27/0259 ,  H01L27/0262 ,  H01L29/0692 ,  H01L29/74 ,  H01L29/87

摘要： A two-dimensional silicon controlled rectifier (2DSCR) having the anode and cathode forming a checkerboard pattern. Such a pattern maximizes the anode to cathode contact length (the active area) within a given SCR area, i.e., effectively increasing the SCR width. Increasing the physical SCR area, increases the current handling capabilities of the SCR.

摘要翻译： 具有形成棋盘图案的阳极和阴极的二维可控硅整流器（2DSCR）。 这种图案使给定SCR区域内的阳极与阴极接触长度（有效面积）最大化，即有效地增加SCR宽度。 增加物理SCR区域，增加SCR的当前处理能力。

公开(公告)号：US20050180073A1

公开(公告)日：2005-08-18

申请号：US11105103

申请日：2005-04-13

申请人： John Armer ,  Markus Josef Mergens ,  Phillip Jozwiak ,  Cornelius Russ

发明人： John Armer ,  Markus Josef Mergens ,  Phillip Jozwiak ,  Cornelius Russ

IPC分类号： H01L27/04 ,  H01L21/822 ,  H01L21/8238 ,  H01L27/02 ,  H01L27/06 ,  H01L27/092 ,  H02H9/00

CPC分类号： H01L29/0847 ,  H01L27/0266 ,  H01L29/0653 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrostatic discharge (ESD) protection circuit for a semiconductor integrated circuit (IC) that protects core circuitry of the IC during normal operations, and shunts ESD events during non-powered mode of the IC. The ESD protection circuitry includes a multi-fingered MOS transistor, each finger respectively adapted for coupling between an I/O pad and a first supply line of the IC. An ESD detector is coupled to the I/O pad via a first terminal, and a second terminal is adapted for coupling to a second supply line potential of the IC. A parasitic capacitance is formed between the second supply line potential of the IC and the first supply line potential. A transfer circuit is coupled to a third terminal of the ESD detector and is adapted for biasing at least one gate respectively associated with at least one finger of the multi-fingered MOS transistor.

摘要翻译： 用于在正常操作期间保护IC的核心电路的半导体集成电路（IC）的静电放电（ESD）保护电路，并且在IC的非供电模式期间分流ESD事件。 ESD保护电路包括多指MOS晶体管，每个手指分别适于在IC的I / O焊盘和第一电源线之间耦合。 ESD检测器经由第一端子耦合到I / O焊盘，并且第二端子适于耦合到IC的第二电源线电位。 在IC的第二供电线电位和第一供电线电位之间形成寄生电容。 传输电路耦合到ESD检测器的第三端子，并且适于偏置分别与多指MOS晶体管的至少一个手指相关联的至少一个栅极。

公开(公告)号：US20050212051A1

公开(公告)日：2005-09-29

申请号：US11125561

申请日：2005-05-10

申请人： Phillip Jozwiak ,  John Armer ,  Koen Gerard Verhaege ,  Benjamin Van Camp ,  Gerd Vermont ,  Olivier Marichal

发明人： Phillip Jozwiak ,  John Armer ,  Koen Gerard Verhaege ,  Benjamin Van Camp ,  Gerd Vermont ,  Olivier Marichal

IPC分类号： H01L27/02 ,  H01L29/74 ,  H01L23/62

CPC分类号： H01L29/7436 ,  H01L23/60 ,  H01L23/62 ,  H01L27/0262

摘要： A silicon-on-insulator (SOI) electrostatic discharge (ESD) protection device that can protect very sensitive thin gate oxides by limiting the power dissipation during the ESD event, which is best achieved by reducing the voltage drop across the active (protection) device during an ESD event. In one embodiment, the invention provides very low triggering and holding voltages. Furthermore, the SOI protection device of the present invention has low impedance and low power dissipation characteristics that reduce voltage build-up, and accordingly, enable designers to fabricate more area efficient protection device.

摘要翻译： 绝缘体上硅（SOI）静电放电（ESD）保护器件，可以通过限制ESD事件期间的功率损耗来保护非常敏感的薄栅极氧化物，这最好通过降低主动（保护）器件上的电压降来实现 在ESD事件期间。 在一个实施例中，本发明提供非常低的触发和保持电压。 此外，本发明的SOI保护装置具有低阻抗和低功耗特性，可以减少电压的积聚，从而使设计人员能够制造出更为面积有效的保护装置。