利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.017 秒)

    Five volt tolerant and fail safe input scheme using source follower configuration
    1.
    发明授权
    Five volt tolerant and fail safe input scheme using source follower configuration 失效
    使用源跟随器配置的五伏容错和故障安全输入方案

    公开(公告)号：US06771113B1

    公开(公告)日：2004-08-03

    申请号：US10068768

    申请日：2002-02-06

    申请人： Matthew S. Von Thun ,  Brian E. Burdick ,  Edson W. Porter

    发明人： Matthew S. Von Thun ,  Brian E. Burdick ,  Edson W. Porter

    IPC分类号： H03K17687

    CPC分类号： H03K19/007

    摘要： An apparatus comprising a device and a resistor. The device generally comprises (i) a gate configured to receive an input voltage, (ii) a drain coupled to a first supply voltage, and (iii) a source coupled to an output. The resistive element is generally coupled between the source and a second supply voltage. The apparatus generally provides voltage tolerance between the input voltage and the output.

    摘要翻译： 一种包括装置和电阻器的装置。 器件通常包括（i）被配置为接收输入电压的栅极，（ii）耦合到第一电源电压的漏极，以及（iii）耦合到输出的源极。 电阻元件通常耦合在源极和第二电源电压之间。 该装置通常在输入电压和输出之间提供电压容差。

    Multi-phase edge rate control for SCSI LVD
    2.
    发明授权
    Multi-phase edge rate control for SCSI LVD 失效
    SCSI LVD的多相边沿速率控制

    公开(公告)号：US06661271B1

    公开(公告)日：2003-12-09

    申请号：US10158613

    申请日：2002-05-30

    申请人： Brian E. Burdick ,  Matthew S. Von Thun

    发明人： Brian E. Burdick ,  Matthew S. Von Thun

    IPC分类号： H03H1126

    CPC分类号： H03K5/1504 ,  H03K5/15033

    摘要： An apparatus having a plurality of serially cascaded delay cells each configured to generate a phase of a multi-phase signal and an intermediate signal, where (i) each of the delay cells is generally configured to respond to a bias signal and one of the intermediate signals and (ii) a first of the delay cells is generally configured to respond to an input signal.

    摘要翻译： 一种具有多个串联级联延迟单元的装置，每个延迟单元被配置为产生多相信号和中间信号的相位，其中（i）每个延迟单元通常被配置为响应偏置信号，并且中间 信号和（ii）第一延迟单元通常被配置为响应输入信号。

    High speed input buffer circuit
    3.
    发明授权
    High speed input buffer circuit 有权
    高速输入缓冲电路

    公开(公告)号：US06501318B1

    公开(公告)日：2002-12-31

    申请号：US09848942

    申请日：2001-05-04

    申请人： Todd A. Randazzo ,  Brian E. Burdick ,  Edson W. Porter

    发明人： Todd A. Randazzo ,  Brian E. Burdick ,  Edson W. Porter

    IPC分类号： H03K508

    CPC分类号： H03K19/00315 ,  H03K19/09432

    摘要： A high speed input buffer of the type having a first connection in electrical communication with a positive voltage source and a second connection in electrical communication with a negative voltage source. A first native transistor is functionally disposed between the positive voltage source and the first connection. A first contact of the first native transistor is electrically connected to the positive voltage source and a second contact of the first native transistor is electrically connected to the first connection. A second native transistor is functionally disposed between the negative voltage source and the second connection. A first contact of the second native transistor is electrically connected to the negative voltage source and a second contact of the second native transistor is electrically connected to the second connection.

    摘要翻译： 具有与正电压源电连通的第一连接和与负电压源电连通的第二连接的高速输入缓冲器。 第一原生晶体管功能地设置在正电压源和第一连接之间。 第一天然晶体管的第一接触电连接到正电压源，并且第一天然晶体管的第二接触电连接到第一连接。 第二本机晶体管功能地设置在负电压源和第二连接之间。 第二天体晶体管的第一接触电连接到负电压源，并且第二天体晶体管的第二接触电连接到第二连接。