利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.031 秒)

    Interprocessor communication circuitry and methods
    3.
    发明授权
    Interprocessor communication circuitry and methods 失效
    处理器间通信电路和方法

    公开(公告)号：US6145007A

    公开(公告)日：2000-11-07

    申请号：US969883

    申请日：1997-11-14

    申请人： Miroslav Dokic ,  Raghunath Rao ,  Jeffrey Niehaus ,  Zheng Luo ,  James Divine

    发明人： Miroslav Dokic ,  Raghunath Rao ,  Jeffrey Niehaus ,  Zheng Luo ,  James Divine

    IPC分类号： G06F13/40 ,  G06F13/00

    CPC分类号： G06F13/4022

    摘要： A method of exchanging messages between first and second processors. A pending flag in a first register is polled by the first processor and if the flag is in a first selected logic state, a message is written into a second register with the first processor. The pending flag is set to a second selected logic state with the first processor and an interrupt to the second processor is generated. The message is read from the second register with the second processor when the pending flag is in the second logic state. The pending flag set to the first logic state with the second processor.

    摘要翻译： 一种在第一和第二处理器之间交换消息的方法。 由第一处理器轮询第一寄存器中的未决标志，如果标志处于第一选择的逻辑状态，则将消息写入与第一处理器的第二寄存器。 待处理标志被设置为具有第一处理器的第二选择的逻辑状态，并且产生到第二处理器的中断。 当挂起标志处于第二逻辑状态时，从第二个寄存器读取该消息。 待处理标志设置为与第二处理器的第一逻辑状态。

    Methods for debugging a multiprocessor system
    4.
    发明授权
    Methods for debugging a multiprocessor system 失效
    调试多处理器系统的方法

    公开(公告)号：US6101598A

    公开(公告)日：2000-08-08

    申请号：US970372

    申请日：1997-11-14

    申请人： Miroslav Dokic ,  Raghunath Rao ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    发明人： Miroslav Dokic ,  Raghunath Rao ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    IPC分类号： G06F11/36 ,  G06F9/44

    CPC分类号： G06F11/3656

    摘要： A method of operating a multiple processor device. A first word of a sequence of words is received in a register. A target processor is determined from the first word and the target processor is interrupted. An input ready bit is set and first word from in the register is read with the target processor. A number of words in the sequence to follow the first word determined from the first word. A word counter is set and the input ready bit is cleared with the target processor. The target processor is returned to main code execution.

    摘要翻译： 一种操作多处理器设备的方法。 在一个寄存器中接收一个字序列的第一个字。 从第一个字确定目标处理器，并且目标处理器被中断。 输入就绪位被置位，并且用目标处理器读取寄存器中的第一个字。 序列中的多个单词遵循从第一个单词确定的第一个单词。 一个字计数器被设置并且输入就绪位被目标处理器清除。 目标处理器返回主代码执行。

    Accessing shared memory using token bit held by default by a single processor
    5.
    发明授权
    Accessing shared memory using token bit held by default by a single processor 失效
    使用单个处理器默认保存的令牌位访问共享内存

    公开(公告)号：US06385704B1

    公开(公告)日：2002-05-07

    申请号：US08969884

    申请日：1997-11-14

    申请人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    发明人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    IPC分类号： G06F1200

    CPC分类号： G10L19/16

    摘要： A method of operating shared memory in a multiple processor system. A token is by default maintained with a first processor, the token enabling access to shared memory. A determination is made that a second processor requires access to shared memory. A determination is also made as to whether the first processor is accessing to the shared memory. The token is transferred the second processor if the first processor is not accessing the shared memory. The second processor accesses the shared memory with the token.

    摘要翻译： 一种在多处理器系统中操作共享存储器的方法。 默认情况下，使用第一个处理器维护令牌，令牌允许访问共享内存。 确定第二处理器需要访问共享存储器。 还确定第一处理器是否正在访问共享存储器。 如果第一个处理器没有访问共享存储器，令牌将传输第二个处理器。 第二个处理器使用令牌访问共享内存。

    Methods for processing audio information in a multiple processor audio decoder
    6.
    发明授权
    Methods for processing audio information in a multiple processor audio decoder 有权
    用于处理多处理器音频解码器中的音频信息的方法

    公开(公告)号：US06253293B1

    公开(公告)日：2001-06-26

    申请号：US09483290

    申请日：2000-01-14

    申请人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    发明人： Raghunath Rao ,  Miroslav Dokic ,  Zheng Luo ,  Jeffrey Niehaus ,  James Divine

    IPC分类号： G06F1200

    CPC分类号： G10L19/16

    摘要： A method of processing a stream of audio information received by a multiple processor audio decoder. Processing operations are performed by a first processor on the stream of audio information to produce at set of results. The first processor writes the set of results into a shared memory and a flag is set indicating that the results are ready. In response to the flag, a second processor reads the results from shared memory. When the results have been read from shared memory, the second processor sends a command to the first processor. The first processor then clears the flag.

    摘要翻译： 一种处理由多处理器音频解码器接收的音频信息流的方法。 处理操作由音频信息流上的第一处理器执行以产生一组结果。 第一个处理器将该组结果写入共享内存，并设置一个标志，表示结果已准备就绪。 响应该标志，第二个处理器从共享存储器读取结果。 当从共享存储器读取结果时，第二处理器向第一处理器发送命令。 然后第一个处理器清除该标志。

    Bias current calibration of voltage controlled oscillator
    7.
    发明授权
    Bias current calibration of voltage controlled oscillator 失效
    压控振荡器的偏置电流校准

    公开(公告)号：US5907263A

    公开(公告)日：1999-05-25

    申请号：US970841

    申请日：1997-11-14

    申请人： James Divine ,  Jeffrey Niehaus ,  John Pacourek ,  Baker Scott, III

    发明人： James Divine ,  Jeffrey Niehaus ,  John Pacourek ,  Baker Scott, III

    IPC分类号： H03L7/099

    CPC分类号： H03L7/099

    摘要： A voltage controlled oscillator with bias current calibration includes a voltage controlled oscillator 1504. A tuning current source 1510 is coupled to oscillator 1504 in parallel with bias current source 1512 for providing a tuning current to oscillator 1504. A selected control voltage is provided by oscillator 1504 for setting an oscillator output frequency. Control circuitry 1513, 1514 allows adjusting of the tuning current source to optimize bias current.

    摘要翻译： 具有偏置电流校准的压控振荡器包括压控振荡器1504.调谐电流源1510与偏置电流源1512并联耦合到振荡器1504，用于向振荡器1504提供调谐电流。所选择的控制电压由振荡器1504 用于设置振荡器输出频率。 控制电路1513,1514允许调整调谐电流源以优化偏置电流。

    Zero detection circuitry and methods
    8.
    发明授权
    Zero detection circuitry and methods 失效
    零检测电路和方法

    公开(公告)号：US5978825A

    公开(公告)日：1999-11-02

    申请号：US970796

    申请日：1997-11-14

    申请人： James Divine ,  Jeffrey Niehaus

    发明人： James Divine ,  Jeffrey Niehaus

    IPC分类号： G06F7/02 ,  G06F7/50 ,  G06F7/505 ,  G06F7/00

    CPC分类号： G06F7/505 ,  G06F7/02 ,  G06F7/49905

    摘要： A method of generating zero detect flag at the output of an adder adding a first vector and a second vector to generate a third vector. A fourth vector is generated from the third vector a carry propagation vector and a carry generation vector. A fifth vector generated using an incremented third vector and an incremented carry propagation vector. A sixth vector generated from the fourth vector and the fifth vector. The bits of the sixth vector bitwise added to obtain the zero detection flag.

    摘要翻译： 一种在加法器的输出处产生零检测标志的方法，其加上第一向量和第二向量以产生第三向量。 从第三矢量生成第四矢量携带传播矢量和进位发生矢量。 使用增加的第三矢量和递增的进位传播矢量生成的第五矢量。 从第四矢量和第五矢量生成的第六矢量。 第六向量的比特按位加法来获得零检测标志。