公开(公告)号：US08571299B2

公开(公告)日：2013-10-29

申请号：US12871039

申请日：2010-08-30

申请人： Mohammed F. Fayaz ,  Julie L. Lee ,  Leah M. Pastel ,  Maroun Kassab

发明人： Mohammed F. Fayaz ,  Julie L. Lee ,  Leah M. Pastel ,  Maroun Kassab

IPC分类号： G06K9/00

CPC分类号： G01N21/95607 ,  G01N2021/8864 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： Identifying systematic defects in wafer processing including performing defect inspection of a plurality of wafers, identifying defects in each of the plurality of wafers as not being associated with a trivial and/or known root cause, determining a physical location on each wafer where each of the defects occurs and correlating the physical locations where each of the defects occurs with cell instances defined for those physical locations.

摘要翻译： 识别晶片处理中的系统缺陷，包括执行多个晶片的缺陷检查，将多个晶片中的每一个中的缺陷识别为不与平凡和/或已知的根本原因相关联，确定每个晶片上的每个晶片上的物理位置 发生缺陷，并将每个缺陷发生的物理位置与为这些物理位置定义的单元格实例相关联。

公开(公告)号：US20120050728A1

公开(公告)日：2012-03-01

申请号：US12871039

申请日：2010-08-30

申请人： Mohammed F. Fayaz ,  Maroun Kassab ,  Julie L. Lee ,  Leah M. Pastel

发明人： Mohammed F. Fayaz ,  Maroun Kassab ,  Julie L. Lee ,  Leah M. Pastel

IPC分类号： G01N21/00 ,  G06F19/00

CPC分类号： G01N21/95607 ,  G01N2021/8864 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： Identifying systematic defects in wafer processing including performing defect inspection of a plurality of wafers, identifying defects in each of the plurality of wafers as not being associated with a trivial and/or known root cause, determining a physical location on each wafer where each of the defects occurs and correlating the physical locations where each of the defects occurs with cell instances defined for those physical locations.

摘要翻译： 识别晶片处理中的系统缺陷，包括执行多个晶片的缺陷检查，将多个晶片中的每一个中的缺陷识别为不与平凡和/或已知的根本原因相关联，确定每个晶片上的每个晶片上的物理位置 发生缺陷，并将每个缺陷发生的物理位置与为这些物理位置定义的单元格实例相关联。

公开(公告)号：US20080306797A1

公开(公告)日：2008-12-11

申请号：US11761081

申请日：2007-06-11

申请人： Mohammed F. Fayaz ,  Bradley P. Jones ,  Debra C. Leach ,  Richard P. Volant

发明人： Mohammed F. Fayaz ,  Bradley P. Jones ,  Debra C. Leach ,  Richard P. Volant

IPC分类号： G05B19/00

CPC分类号： G06Q10/109 ,  G06Q10/02 ,  G06Q10/06312 ,  G06Q10/06315 ,  G06Q10/06393

摘要： A method for automated resource management and optimization, the method includes: monitoring one or more of the following: resource usage, level of resource utilization, and resource amenities; receiving a request for reserving a resource; determining whether the request for the resource is granted as originally requested; wherein the determining of whether to grant the request for resources as originally requested is based one or more thresholds and conditions; wherein the one or more thresholds and conditions are based on the monitoring of at least one of the following: resource usage, the level of resource utilization; and resource amenities; and wherein if the request for reserving a resource fails to meet the one or more thresholds and conditions the request is either denied or modified.

摘要翻译： 一种自动资源管理和优化的方法，所述方法包括：监视以下一个或多个：资源使用，资源利用水平和资源设施; 接收保留资源的请求; 确定资源请求是否按原始请求被授予; 其中确定是否基于一个或多个阈值和条件基于原始请求来准许资源请求; 其中所述一个或多个阈值和条件基于以下至少一个的监视：资源使用，资源利用水平; 资源设施; 并且其中如果所述预留资源的请求不能满足所述一个或多个阈值并且所述请求被拒绝或修改。

公开(公告)号：US07214548B2

公开(公告)日：2007-05-08

申请号：US10929179

申请日：2004-08-30

申请人： Mohammed F. Fayaz ,  Steffen K. Kaldor ,  Conal E. Murray ,  Ismail C. Noyan ,  Anne L. Petrosky

发明人： Mohammed F. Fayaz ,  Steffen K. Kaldor ,  Conal E. Murray ,  Ismail C. Noyan ,  Anne L. Petrosky

IPC分类号： H01L21/00

CPC分类号： H01L21/67288 ,  H01L21/6838

摘要： A method, apparatus, and computer program product for flattening a warped substrate. The substrate is placed on a planar surface of a clamping apparatus in direct mechanical contact with the planar surface. The substrate comprises surface regions S1, S2, . . . , SN having an average warpage of W1, W2, . . . , WN, respectively, wherein W1≦W2≦ . . . ≦WN and W1≦WN. Zones Z1, Z2, . . . , ZN of the planar surface respectively comprise vacuum port groups G1, G2, . . . , GN. Each group comprises at least one vacuum port. N is at least 2. A vacuum pressure PV1, PV2, . . . , PVN is generated at each vacuum port within group G1, G2, . . . , GN, at a time of T1, T2, . . . , TN to clamp surface region S1, S2, . . . , SN to zone Z1, Z2, . . . , ZN, respectively. The vacuum pressure PV1, PV2, . . . , PVN is maintained at the vacuum ports of group G1, G2, . . . , GN, respectively, until time TN+1. T1

摘要翻译： 一种用于使翘曲的基底平坦化的方法，装置和计算机程序产品。 基板被放置在与平面表面直接机械接触的夹紧装置的平面表面上。 衬底包括表面区域S 1，S 2，...。 。 。 具有W 1，W 2 2的平均翘曲的S N N N。 。 。 ，其中W 1分别为W 1，其中W 1为= W 2 N。 。 。 ＆lt; N＆gt;和＆lt; 1＆lt; 1＆gt;＆lt; N＆lt; N＆gt; Z区Z 1，Z 2 2，。 。 。 平面的Z N N分别包括真空端口组G 1，G 2，...。 。 。 ，G N N。 每个组包括至少一个真空端口。 N至少为2.真空压力P V1，P2 S2。 。 。 在组G 1，G 2 2中的每个真空端口处产生P 。 。 。 在T 1时，T 2时，G N，N N 3。 。 。 ，T N N夹紧表面区域S 1，S 2，N 2。 。 。 ，Z N 1，Z 2，...，Z N 2。 。 。 ，Z N N 3。 真空压力P ，P ， 。 。 ，P N 2保持在组G 1，G 2 2的真空端口。 。 。 ，分别为N N + 1，直到时间T N + 1。 T 1 。 。 。 N + 1 N + 1。

公开(公告)号：US08117568B2

公开(公告)日：2012-02-14

申请号：US12237727

申请日：2008-09-25

申请人： Hua Xiang ,  Laertis Economikos ,  Mohammed F. Fayaz ,  Stephen E. Greco ,  Patricia A. O'Neil ,  Ruchir Puri

发明人： Hua Xiang ,  Laertis Economikos ,  Mohammed F. Fayaz ,  Stephen E. Greco ,  Patricia A. O'Neil ,  Ruchir Puri

IPC分类号： G06F17/50 ,  G06F9/455

CPC分类号： G06F17/5009 ,  G06F2217/12 ,  Y02P90/265

摘要： Methods, apparatus and computer program products provide a fast and accurate model for simulating the effects of chemical mechanical polishing (CMP) steps during fabrication of an integrated circuit by generating a design of an integrated circuit; while generating the design of the integrated circuit, using a simplified model to predict at least one physical characteristic of the integrated circuit which results from a CMP processing step to be used during manufacture of the integrated circuit, wherein the simplified model is derived from simulations performed prior to the design generation activities using a comprehensive simulation program used to model the physical characteristic; predicting performance of the integrated circuit using the predicted physical characteristic; and adjusting the design of the integrated circuit in dependence on the performance prediction.

摘要翻译： 方法，设备和计算机程序产品提供了一种快速准确的模型，用于通过生成集成电路的设计来模拟集成电路制造过程中的化学机械抛光（CMP）步骤的影响; 同时产生集成电路的设计，使用简化模型来预测由在集成电路的制造期间使用的CMP处理步骤产生的集成电路的至少一个物理特性，其中简化模型是从执行的模拟导出的 之前的设计生成活动使用综合仿真程序来模拟物理特性; 使用预测的物理特性预测集成电路的性能; 并根据性能预测调整集成电路的设计。

公开(公告)号：US20100077372A1

公开(公告)日：2010-03-25

申请号：US12237727

申请日：2008-09-25

申请人： Hua Xiang ,  Laertis Economikos ,  Mohammed F. Fayaz ,  Stephen E. Greco ,  Patricia A. O'Neil ,  Ruchir Puri

发明人： Hua Xiang ,  Laertis Economikos ,  Mohammed F. Fayaz ,  Stephen E. Greco ,  Patricia A. O'Neil ,  Ruchir Puri

IPC分类号： G06F17/50

CPC分类号： G06F17/5009 ,  G06F2217/12 ,  Y02P90/265

摘要： Methods, apparatus and computer program products provide a fast and accurate model for simulating the effects of chemical mechanical polishing (CMP) steps during fabrication of an integrated circuit by generating a design of an integrated circuit; while generating the design of the integrated circuit, using a simplified model to predict at least one physical characteristic of the integrated circuit which results from a CMP processing step to be used during manufacture of the integrated circuit, wherein the simplified model is derived from simulations performed prior to the design generation activities using a comprehensive simulation program used to model the physical characteristic; predicting performance of the integrated circuit using the predicted physical characteristic; and adjusting the design of the integrated circuit in dependence on the performance prediction.

摘要翻译： 方法，设备和计算机程序产品提供了一种快速准确的模型，用于通过生成集成电路的设计来模拟集成电路制造过程中的化学机械抛光（CMP）步骤的影响; 同时产生集成电路的设计，使用简化模型来预测由在集成电路的制造期间使用的CMP处理步骤产生的集成电路的至少一个物理特性，其中简化模型是从执行的模拟导出的 之前的设计生成活动使用综合仿真程序来模拟物理特性; 使用预测的物理特性预测集成电路的性能; 并根据性能预测调整集成电路的设计。