公开(公告)号：US20150372054A1

公开(公告)日：2015-12-24

申请号：US14767245

申请日：2014-02-05

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： Thomas SCHLERETH ,  Markus KIRSCH ,  Christian GAERTNER ,  Tony ALBRECHT

IPC: H01L27/15 ,  H01L33/48 ,  H01L33/62 ,  H01L33/38 ,  H01L33/14

CPC classification number: H01L27/156 ,  H01L33/14 ,  H01L33/382 ,  H01L33/405 ,  H01L33/44 ,  H01L33/486 ,  H01L33/62 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor chip (10) is provided which comprises: a semiconductor layer sequence (20) with a p-type semiconductor region (5) and an n-type semiconductor region (3), a plurality of p-contacts (11a, 11b), which are connected electrically conductively with the p-type semiconductor region (5), and a plurality of n-contacts (12a, 12b), which are connected electrically conductively with the n-type semiconductor region (3), wherein: the p-contacts (11a, 11b) and the n-contacts (12a, 12b) are arranged on a rear side of the semiconductor chip (10), the semiconductor chip (10) comprises a plurality of regions (21, 22) arranged adjacent one another, and the regions (21, 22) each comprise one of the p-contacts (11a, 11b) and one of the n-contacts (12a, 12b).

Abstract translation: 提供一种半导体芯片（10），其包括：具有p型半导体区域（5）和n型半导体区域（3）的半导体层序列（20），多个p型触点（11a，11b） ，其与p型半导体区域（5）电连接，以及与n型半导体区域（3）导电连接的多个n型触点（12a，12b），其中：p 所述半导体芯片（10）包括与所述半导体芯片（10）相邻的多个区域（21,22），所述半导体芯片（10）具有与所述半导体芯片（10）相邻的多个区域（21,22） 另一个，并且区域（21,22）各自包括p触点（11a，11b）中的一个和n触点（12a，12b）中的一个。