公开(公告)号：US20140054699A1

公开(公告)日：2014-02-27

申请号：US13590836

申请日：2012-08-21

申请人： QING LIU ,  PRASANNA KHARE ,  NICOLAS LOUBET ,  SHOM PONOTH ,  MAUD VINET ,  BRUCE DORIS

发明人： QING LIU ,  PRASANNA KHARE ,  NICOLAS LOUBET ,  SHOM PONOTH ,  MAUD VINET ,  BRUCE DORIS

IPC分类号： H01L27/12 ,  H01L21/76 ,  H01L29/00

CPC分类号： H01L21/76232 ,  H01L29/66772 ,  H01L29/78654

摘要： An electronic device may include a substrate, a buried oxide (BOX) layer overlying the substrate, at least one semiconductor device overlying the BOX layer, and at least one shallow trench isolation (STI) region in the substrate and adjacent the at least one semiconductor device. The at least one STI region defines a sidewall surface with the substrate and may include an oxide layer lining a bottom portion of the sidewall surface, a nitride layer lining a top portion of the sidewall surface above the bottom portion, and an insulating material within the nitride and oxide layers.

摘要翻译： 电子器件可以包括衬底，覆盖衬底的掩埋氧化物（BOX）层，覆盖BOX层的至少一个半导体器件，以及衬底中的至少一个浅沟槽隔离（STI）区域，并且与至少一个半导体 设备。 所述至少一个STI区域限定具有衬底的侧壁表面，并且可以包括衬在侧壁表面的底部的氧化层，衬在底部上方的侧壁表面的顶部的氮化物层和 氮化物和氧化物层。

公开(公告)号：US20130309832A1

公开(公告)日：2013-11-21

申请号：US13471955

申请日：2012-05-15

申请人： KANGGUO CHENG ,  BALASUBRAMANIAN S. HARAN ,  SHOM PONOTH ,  THEODORUS E. STANDAERT ,  TENKO YAMASHITA

发明人： KANGGUO CHENG ,  BALASUBRAMANIAN S. HARAN ,  SHOM PONOTH ,  THEODORUS E. STANDAERT ,  TENKO YAMASHITA

IPC分类号： H01L21/02

CPC分类号： H01L27/1288 ,  H01L21/823431 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1211 ,  H01L28/90

摘要： Methods for capacitor fabrication include doping a capacitor region of a semiconductor layer in a semiconductor-on-insulator substrate; partially etching the semiconductor layer to produce a first terminal layer comprising doped semiconductor fins on a remaining base of doped semiconductor; forming a dielectric layer over the first terminal layer; and forming a second terminal layer over the dielectric layer in a finFET process.

摘要翻译： 用于电容器制造的方法包括在绝缘体上半导体衬底中掺杂半导体层的电容器区域; 部分地蚀刻半导体层以产生在掺杂半导体的剩余基底上包括掺杂半导体鳍片的第一端子层; 在所述第一端子层上形成介电层; 以及在finFET工艺中在所述介电层上形成第二端子层。

公开(公告)号：US20120068346A1

公开(公告)日：2012-03-22

申请号：US12885665

申请日：2010-09-20

申请人： SHOM PONOTH ,  David V. Horak ,  Elbert E. Huang ,  Sivananda K. Kanakasabapathy ,  Charles W. Koburger, III ,  Chih-Chao Yang

发明人： SHOM PONOTH ,  David V. Horak ,  Elbert E. Huang ,  Sivananda K. Kanakasabapathy ,  Charles W. Koburger, III ,  Chih-Chao Yang

IPC分类号： H01L23/52 ,  H01L21/768

CPC分类号： H01L23/53266 ,  H01L21/32139 ,  H01L21/76885 ,  H01L21/76897 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming structure aligned with features underlying an opaque layer is provided for an interconnect structure, such as an integrated circuit. In one embodiment, the method includes forming an opaque layer over a first layer, the first layer having a surface topography that maps to at least one feature therein, wherein the opaque layer is formed such that the surface topography is visible over the opaque layer. A second feature is positioned and formed in the opaque layer by reference to such surface topography.

摘要翻译： 为诸如集成电路的互连结构提供了用于形成与不透明层下面的特征对准的结构的方法。 在一个实施例中，该方法包括在第一层上形成不透明层，第一层具有映射到其中的至少一个特征的表面形貌，其中不透明层被形成为使得表面形貌在不透明层上可见。 通过参考这种表面形貌，第二特征被定位并形成在不透明层中。

公开(公告)号：US20110272812A1

公开(公告)日：2011-11-10

申请号：US12773306

申请日：2010-05-04

申请人： DAVID V. HORAK ,  TAKESHI NOGAMI ,  SHOM PONOTH ,  CHIH-CHAO YANG

发明人： DAVID V. HORAK ,  TAKESHI NOGAMI ,  SHOM PONOTH ,  CHIH-CHAO YANG

IPC分类号： H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/53238 ,  H01L21/76805 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Interconnect structures having self-aligned dielectric caps are provided. At least one metallization level is formed on a substrate. A dielectric cap is selectively deposited on the metallization level.

摘要翻译： 提供具有自对准电介质盖的互连结构。 在基板上形成至少一个金属化层。 电介质盖被选择性地沉积在金属化层上。