公开(公告)号：US20110107095A1

公开(公告)日：2011-05-05

申请号：US12914900

申请日：2010-10-28

申请人： Ralf Malzahn ,  Hauke Meyn

发明人： Ralf Malzahn ,  Hauke Meyn

IPC分类号： H04L9/32

CPC分类号： G06F21/10 ,  G06F21/34 ,  G06F2221/07 ,  H04L9/321

摘要： A system and method for obtaining an authorization key to use a product utilizes a secured product identification code, which includes a serial number and at least one code that is generated based on a cryptographic algorithm.

摘要翻译： 用于获得使用产品的授权密钥的系统和方法利用安全产品标识码，其包括序列号和至少一个基于加密算法生成的代码。

公开(公告)号：US08205097B2

公开(公告)日：2012-06-19

申请号：US12666910

申请日：2008-05-09

申请人： Ralf Malzahn ,  Li Tao

发明人： Ralf Malzahn ,  Li Tao

IPC分类号： G06F11/30 ,  G06F12/14 ,  G06F15/76 ,  G06F3/00 ,  G06F7/00 ,  G06F15/00

CPC分类号： G06F11/1637 ,  G06F11/1497 ,  G06F21/552

摘要： A Microprocessor (1) in a security-sensitive computing system for processing an operand according to an instruction is for improving its security provided with a modulo-based check hardware (2) to perform operations in parallel to the microprocessor (1) and for comparing both results regarding congruence.

摘要翻译： 用于根据指令处理操作数的安全敏感计算系统中的微处理器（1）用于提高其基于模的检查硬件（2）的安全性，以执行与微处理器（1）并行的操作，并且用于比较 关于一致性的两个结果。

公开(公告)号：US20060136539A1

公开(公告)日：2006-06-22

申请号：US10537742

申请日：2003-11-25

申请人： Thomas Behling ,  Ralf Malzahn

发明人： Thomas Behling ,  Ralf Malzahn

IPC分类号： G06F7/38

CPC分类号： G06F9/3012 ,  G06F9/325 ,  G06F9/383

摘要： In order to further develop a data processing device (100; 100′) having at least one microprocessor (90) and having at least one additional arithmetic unit (40) as well as a method of performing at least one particular defined calculation by means of the data processing device (100; 100′) in such a way that a plurality of calculations may be performed in sequence without any intervention by the microprocessor (90), it is proposed that the registers be loadable from at least one in particular peripheral memory (10), for example from at least one R[andom]A[ccess]M[emory], from at least one R[ead]O[nly]M[emory] or from at least one E[lectrically] E[rasable] P[rogrammable] R[ead]O[nly]M[emory.

摘要翻译： 为了进一步开发具有至少一个微处理器（90）并且具有至少一个附加算术单元（40）的数据处理设备（100; 100'）以及通过以下方式执行至少一个特定定义的计算的方法： 数据处理装置（100; 100'），使得可以顺序执行多个计算，而无需微处理器（90）的任何干预，建议寄存器可从至少一个特别是外围存储器 （10），例如至少一个R [和] A [ccess] M [emory]，至少一个R [e] O [nly] M [emory]或至少一个E [lectically] E [ 可笑的] P [可编程] R [ead] O [nly] M [emory。

公开(公告)号：US5889622A

公开(公告)日：1999-03-30

申请号：US903566

申请日：1997-07-31

申请人： Thomas Wille ,  Ralf Malzahn ,  Jean-Jaques Quisquater ,  Ronald Ferreira

发明人： Thomas Wille ,  Ralf Malzahn ,  Jean-Jaques Quisquater ,  Ronald Ferreira

IPC分类号： G06F15/16 ,  G06F9/318 ,  G06F9/38 ,  H04K1/00 ,  G06F7/38

CPC分类号： G06F9/30156 ,  G06F9/30138 ,  G06F9/3885

摘要： The arithmetic unit in a data processing system with a microprocessor and an additional arithmetic unit carries out special arithmetic operations, preferably integrated in a single semiconductor chip, is controlled by the microprocessor via a number of registers. Several sets of such registers are provided. The registers of one set are selected via a selection circuit. As a result, a set of registers which is not required during execution of a calculation by the arithmetic unit can be filled with new data by the microprocessor and, after completion of the calculation in the arithmetic unit, switching over to a newly filled set of registers takes place so that the arithmetic unit can continue with a new set of operands without having to observe a waiting period.

摘要翻译： 具有微处理器和附加运算单元的数据处理系统中的算术单元执行优选地集成在单个半导体芯片中的特殊算术运算由微处理器经由多个寄存器来控制。 提供了几组这样的寄存器。 通过选择电路选择一组寄存器。 结果，可以通过微处理器填充由运算单元执行计算而不需要的一组寄存器，并且在算术单元中的计算完成之后切换到新填充的一组 发生寄存器，使得算术单元可以继续新的一组操作数而不必观察等待期。

公开(公告)号：US08583880B2

公开(公告)日：2013-11-12

申请号：US12992845

申请日：2009-04-29

申请人： Mathias Wagner ,  Ralf Malzahn

发明人： Mathias Wagner ,  Ralf Malzahn

IPC分类号： G06F12/00

CPC分类号： G06F21/556 ,  G06F21/79 ,  G06F2221/2103 ,  G06F2221/2123

摘要： A method for secure data reading and a data handling system is provided. The method protects the data reading from fault attacks by repeating read request in an interleaved manner, in particular the method comprises the steps of (M200) dispatching a first read request; (M400) dispatching a second read request; (M600) dispatching a further first read request; and (M1000-a) producing an anomaly signal if a first result produced by the memory in response to the first read request does not agree with a further first result produced by the memory in response to the further first read request.

摘要翻译： 提供了一种用于安全数据读取的方法和数据处理系统。 该方法通过以交错方式重复读请求来保护数据读取免受故障攻击，特别地，该方法包括步骤（M200）调度第一读请求; （M400）发送第二读请求; （M600）调度另一第一读请求; 如果存储器响应于第一读取请求而产生的第一结果与响应于另外的第一读取请求的存储器产生的另外的第一结果不一致，则产生异常信号（M1000-a）。

公开(公告)号：US20100205376A1

公开(公告)日：2010-08-12

申请号：US12666927

申请日：2008-05-09

申请人： Ralf Malzahn ,  Li Tao

发明人： Ralf Malzahn ,  Li Tao

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F12/14

CPC分类号： G06F12/0802 ,  G06F12/1433 ,  G06F21/52 ,  G06F21/71 ,  G06F21/78

摘要： A method for the improvement of the security of microprocessors (1) with a cache memory (3, 4), whereas with a cache-instruction data can be written into the cache memory (3, 4), is improved to enhance the security of a system by inhibiting the direct writing of the cache-instruction into the cache memory (3, 4).

摘要翻译： 一种用于利用高速缓冲存储器（3,4）来提高微处理器（1）的安全性的方法，而通过高速缓存指令数据可以被写入高速缓冲存储器（3,4），这被改进以提高安全性 通过禁止将高速缓存指令直接写入到高速缓冲存储器中的系统（3,4）。

公开(公告)号：US20100191980A1

公开(公告)日：2010-07-29

申请号：US12666910

申请日：2008-05-09

申请人： Ralf Malzahn ,  Li Tao

发明人： Ralf Malzahn ,  Li Tao

IPC分类号： G06F21/02 ,  G06F11/16

CPC分类号： G06F11/1637 ,  G06F11/1497 ,  G06F21/552

摘要： A Microprocessor (1) in a security-sensitive computing system for processing an operand according to an instruction is for improving its security provided with a modulo-based check hardware (2) to perform operations in parallel to the microprocessor (1) and for comparing both results regarding congruence.

摘要翻译： 用于根据指令处理操作数的安全敏感计算系统中的微处理器（1）用于提高其基于模的检查硬件（2）的安全性，以执行与微处理器（1）并行的操作，并用于比较 关于一致性的两个结果。

公开(公告)号：US06827278B1

公开(公告)日：2004-12-07

申请号：US09555306

申请日：2000-10-06

申请人： Volker Timm ,  Ralf Malzahn ,  Wolfgang Eber ,  Dominik Berger ,  Jozef Laurentius Wilhelmus Kessels ,  Torsten Kramer

发明人： Volker Timm ,  Ralf Malzahn ,  Wolfgang Eber ,  Dominik Berger ,  Jozef Laurentius Wilhelmus Kessels ,  Torsten Kramer

IPC分类号： G06K1906

CPC分类号： G06K19/07769 ,  G06K19/07 ,  G06K19/0701 ,  G06K19/073

摘要： A data carrier is disclosed. The data carrier includes a data processing unit and at least one contactless interface via which the data processing unit can be coupled to a read/write apparatus in order to exchange data signals and to take up electrical energy for the operation of the data processing unit; the data processing unit is constructed at least mainly while using at least substantially asynchronously operating logic components (asynchronous logic). The data carrier according to the invention, such as a chip card, makes optimum use of the energy applied thereto and is at the same time protected against the tapping of the signal processing steps to be executed therein.

摘要翻译： 公开了数据载体。 数据载体包括数据处理单元和至少一个非接触式接口，通过该接口，数据处理单元可耦合到读/写设备，以便交换数据信号并占用用于数据处理单元操作的电能; 数据处理单元至少主要构造在使用至少基本上异步操作的逻辑组件（异步逻辑）的同时。 根据本发明的数据载体，例如芯片卡，可以最佳地利用施加到其上的能量，同时可以防止在其中执行的信号处理步骤的窃听。

公开(公告)号：US06498817B1

公开(公告)日：2002-12-24

申请号：US09555302

申请日：2000-05-26

申请人： Ralf Malzahn

发明人： Ralf Malzahn

IPC分类号： H04L2700

CPC分类号： G06F21/755

摘要： The invention relates to a circuit arrangement which includes a stage for the processing of data signals which are applied to the stage in a selectable sequence during time intervals defined by a clock signal. In order to construct a circuit arrangement of this kind in such a manner that the power consumption which is dependent on the data signals is disguised, the invention proposes to supply the circuit arrangement, with modified data signals, instead of the data signals to be processed, in a respective part of each time interval.

摘要翻译： 本发明涉及一种电路装置，其包括用于处理在由时钟信号定义的时间间隔期间以可选择的顺序施加到该级的数据信号的级。为了以这种方式构建这种电路装置 认为取决于数据信号的功率消耗是伪装的，本发明建议在每个时间间隔的相应部分中提供具有修改的数据信号而不是待处理的数据信号的电路装置。

公开(公告)号：US07092400B2

公开(公告)日：2006-08-15

申请号：US10104913

申请日：2002-03-22

申请人： Ralf Malzahn

发明人： Ralf Malzahn

IPC分类号： H04L12/28

CPC分类号： G06F21/79 ,  G06F12/1408 ,  G06F21/85

摘要： The invention relates to a bus system for transmitting data between a processing unit (10) and a memory unit (19) comprising memory cells (17), in which a plurality of logic addresses is available for each memory cell (17). Dependent on the kind of address used, the data transmitted through the data bus (13) are differently manipulated by a data modification unit (16) so that, for protection against abuse of data, the unchanged identical data are not present at the data bus (13).

摘要翻译： 本发明涉及一种用于在包括存储单元（17）的处理单元（10）和存储单元（19）之间传输数据的总线系统，其中多个逻辑地址可用于每个存储器单元（17）。 根据所使用的地址种类，通过数据总线（13）发送的数据由数据修改单元（16）进行不同的操作，以防止数据滥用，数据总线上不存在不变的相同数据 （13）。