公开(公告)号：US20120241901A1

公开(公告)日：2012-09-27

申请号：US13052134

申请日：2011-03-21

申请人： Rama Krishna KOTLANKA ,  Rakesh KUMAR ,  Premachandran CHIRAYARIKATHUVEEDU SANKARAPILLAI ,  Pradeep Ramachandramurthy YELEHANKA

发明人： Rama Krishna KOTLANKA ,  Rakesh KUMAR ,  Premachandran CHIRAYARIKATHUVEEDU SANKARAPILLAI ,  Pradeep Ramachandramurthy YELEHANKA

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L21/76

CPC分类号： H01L21/76898 ,  B81B7/007 ,  B81B2207/095 ,  B81B2207/096 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2924/01322 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/00

摘要： A method for forming a device is disclosed. A support substrate having first and second major surfaces is provided. An interconnect is formed through the first and second major surfaces in the support substrate. The interconnect has first and second portions. The first portion extends from one of the first or second major surfaces and the second portion extends from the other of the first and second major surfaces. The interconnect includes a partial via plug having a conductive material in a first portion of the interconnect. The via plug has a bottom at about an interface of the first and second portions. The second portion of the interconnect is heavily doped with dopants of a first polarity type.

摘要翻译： 公开了一种用于形成装置的方法。 提供具有第一和第二主表面的支撑基板。 通过支撑衬底中的第一和第二主表面形成互连。 互连具有第一和第二部分。 第一部分从第一或第二主表面中的一个延伸，第二部分从第一和第二主表面中的另一个延伸。 互连包括在互连的第一部分中具有导电材料的部分通孔塞。 通孔塞在第一和第二部分的界面的大约一个界面处具有底部。 互连的第二部分用第一极性类型的掺杂剂重掺杂。

公开(公告)号：US20120205806A1

公开(公告)日：2012-08-16

申请号：US13455152

申请日：2012-04-25

申请人： Pradeep Ramachandramurthy YELEHANKA ,  Denise TAN ,  Chung Meng LEK ,  Thomas THIAM ,  Jeffrey C. LAM ,  Liang-Choo HSIA

发明人： Pradeep Ramachandramurthy YELEHANKA ,  Denise TAN ,  Chung Meng LEK ,  Thomas THIAM ,  Jeffrey C. LAM ,  Liang-Choo HSIA

IPC分类号： H01L23/48

CPC分类号： H01L21/823878 ,  H01L21/76898 ,  H01L21/823871 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacture of an integrated circuit system includes: providing a substrate including an active device; forming a through-silicon-via into the substrate; forming an insulation layer over the through-silicon-via to protect the through-silicon-via; forming a contact to the active device after forming the insulation layer; and removing the insulation layer.

摘要翻译： 一种集成电路系统的制造方法，包括：提供包括有源器件的衬底; 在所述衬底中形成穿硅通孔; 在穿通硅通孔上形成绝缘层，以保护穿硅通孔; 在形成绝缘层之后形成与有源器件的接触; 并去除绝缘层。

公开(公告)号：US20080054477A1

公开(公告)日：2008-03-06

申请号：US11843629

申请日：2007-08-22

申请人： Hai CONG ,  Wei Loong LOH ,  Krishan GOPAL ,  Xin ZHANG ,  Mei Sheng ZHOU ,  Pradeep Ramachandramurthy YELEHANKA

发明人： Hai CONG ,  Wei Loong LOH ,  Krishan GOPAL ,  Xin ZHANG ,  Mei Sheng ZHOU ,  Pradeep Ramachandramurthy YELEHANKA

IPC分类号： H01L23/48 ,  H01L21/311

CPC分类号： H01L21/32137 ,  H01L21/32139

摘要： A method for forming device features with reduced line end shortening (LES) includes trimming the device feature to achieve the desired sub-ground rule critical dimension during the etch to form the device feature.

摘要翻译： 用于形成具有减少的线端缩短（LES）的器件特征的方法包括修整器件特征以在蚀刻期间实现期望的子接地规则临界尺寸以形成器件特征。