利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

29 条记录 (耗时 0.02 秒)

    Low power dual processor architecture for multi mode devices
    1.
    发明授权
    Low power dual processor architecture for multi mode devices 有权
    用于多模式设备的低功耗双处理器架构

    公开(公告)号：US08208972B2

    公开(公告)日：2012-06-26

    申请号：US11946901

    申请日：2007-11-29

    申请人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    发明人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    IPC分类号： H04W52/02

    CPC分类号： G06F1/3203 ,  G06F1/3293 ,  H04W52/028 ,  H04W52/0287 ,  Y02D10/122 ,  Y02D70/1222 ,  Y02D70/1242

    摘要： A mobile computing device with multiple modes, for example, wireless communication and personal computing, has an application processor and a communication processor. In the computing mode, the application processor is the master processor. In the communication mode, the application processor is deenergized to conserve battery power, with the communication processor functioning as the master processor by accessing the device's peripheral bus using the memory interface of the communication processor.

    摘要翻译： 具有多种模式（例如无线通信和个人计算）的移动计算设备具有应用处理器和通信处理器。 在计算模式下，应用处理器是主处理器。 在通信模式下，应用处理器被断电以节省电池电力，通信处理器通过使用通信处理器的存储器接口访问设备的外围总线而用作主处理器。

    Low power dual processor architecture for multi mode devices
    2.
    发明授权
    Low power dual processor architecture for multi mode devices 有权
    用于多模式设备的低功耗双处理器架构

    公开(公告)号：US08351985B2

    公开(公告)日：2013-01-08

    申请号：US13354377

    申请日：2012-01-20

    申请人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    发明人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    IPC分类号： H04B1/38 ,  H04W52/02

    CPC分类号： G06F1/3203 ,  G06F1/3293 ,  H04W52/028 ,  H04W52/0287 ,  Y02D10/122 ,  Y02D70/1222 ,  Y02D70/1242

    摘要： A mobile computing device with multiple modes, for example, wireless communication and personal computing, has an application processor and a communication processor. In the computing mode, the application processor is the master processor. In the communication mode, the application processor is deenergized to conserve battery power, with the communication processor functioning as the master processor by accessing the device's peripheral bus using the memory interface of the communication processor.

    摘要翻译： 具有多种模式（例如无线通信和个人计算）的移动计算设备具有应用处理器和通信处理器。 在计算模式下，应用处理器是主处理器。 在通信模式下，应用处理器被断电以节省电池电力，通信处理器通过使用通信处理器的存储器接口访问设备的外围总线而用作主处理器。

    Low power dual processor architecture for multi mode devices
    3.
    发明授权
    Low power dual processor architecture for multi mode devices 有权
    用于多模式设备的低功耗双处理器架构

    公开(公告)号：US07450963B2

    公开(公告)日：2008-11-11

    申请号：US10229507

    申请日：2002-08-27

    申请人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    发明人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    IPC分类号： H04B1/38

    CPC分类号： G06F1/3203 ,  G06F1/3293 ,  H04W52/028 ,  H04W52/0287 ,  Y02D10/122 ,  Y02D70/1222 ,  Y02D70/1242

    摘要： A mobile computing device with multiple modes, for example, wireless communication and personal computing, has an application processor and a communication processor. In the computing mode, the application processor is the master processor. In the communication mode, the application processor is deenergized to conserve battery power, with the communication processor functioning as the master processor by accessing the device's peripheral bus using the memory interface of the communication processor.

    摘要翻译： 具有多种模式（例如无线通信和个人计算）的移动计算设备具有应用处理器和通信处理器。 在计算模式下，应用处理器是主处理器。 在通信模式下，应用处理器被断电以节省电池电力，通信处理器通过使用通信处理器的存储器接口访问设备的外围总线而用作主处理器。

    LOW POWER DUAL PROCESSOR ARCHITECTURE FOR MULTI MODE DEVICES
    4.
    发明申请
    LOW POWER DUAL PROCESSOR ARCHITECTURE FOR MULTI MODE DEVICES 有权
    用于多模式设备的低功率双处理器架构

    公开(公告)号：US20120115456A1

    公开(公告)日：2012-05-10

    申请号：US13354377

    申请日：2012-01-20

    申请人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    发明人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    IPC分类号： H04W88/02 ,  H04W52/02

    CPC分类号： G06F1/3203 ,  G06F1/3293 ,  H04W52/028 ,  H04W52/0287 ,  Y02D10/122 ,  Y02D70/1222 ,  Y02D70/1242

    摘要： A mobile computing device with multiple modes, for example, wireless communication and personal computing, has an application processor and a communication processor. In the computing mode, the application processor is the master processor. In the communication mode, the application processor is deenergized to conserve battery power, with the communication processor functioning as the master processor by accessing the device's peripheral bus using the memory interface of the communication processor.

    摘要翻译： 具有多种模式（例如无线通信和个人计算）的移动计算设备具有应用处理器和通信处理器。 在计算模式下，应用处理器是主处理器。 在通信模式下，应用处理器被断电以节省电池电力，通信处理器通过使用通信处理器的存储器接口访问设备的外围总线而用作主处理器。

    Multi Mode Mobile Computing Device
    5.
    发明申请
    Multi Mode Mobile Computing Device 审中-公开
    多模移动计算设备

    公开(公告)号：US20080305831A1

    公开(公告)日：2008-12-11

    申请号：US12194032

    申请日：2008-08-19

    申请人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    发明人： Ranganathan Krishnan ,  Albert S. Ludwin ,  William R. Gardner

    IPC分类号： H04M1/00

    CPC分类号： G06F1/3203 ,  G06F1/3293 ,  H04W52/028 ,  H04W52/0287 ,  Y02D10/122 ,  Y02D70/1242

    摘要： A multi mode mobile computing device is disclosed. In a particular embodiment, the device includes a communication processor configured to facilitate wireless voice and data communication when the device is in a communication mode and an application processor configured to execute at least one computing application when the device is in a computing mode. The device further includes a configuration module configured to switch from the computing mode to the communication mode in response to user input of at least part of a telephone number.

    摘要翻译： 公开了一种多模式移动计算设备。 在特定实施例中，设备包括通信处理器，其被配置为当设备处于通信模式时促进无线语音和数据通信，并且应用处理器被配置为在设备处于计算模式时执行至少一个计算应用。 该设备还包括配置模块，该配置模块被配置为响应于至少部分电话号码的用户输入从计算模式切换到通信模式。

    Encoding rate selection in a variable rate vocoder
    6.
    发明授权
    Encoding rate selection in a variable rate vocoder 失效
    可变速率声码器中的编码速率选择

    公开(公告)号：US5742734A

    公开(公告)日：1998-04-21

    申请号：US288413

    申请日：1994-08-10

    申请人： Andrew P. DeJaco ,  William R. Gardner

    发明人： Andrew P. DeJaco ,  William R. Gardner

    IPC分类号： G10L19/00 ,  G10L19/04 ,  G10L19/14 ,  G10L21/02 ,  H03M7/30 ,  G10L9/14

    CPC分类号： G10L19/0208 ,  G10L19/0204 ,  G10L19/22 ,  G10L19/24 ,  G10L25/78 ,  G10L19/10

    摘要： It is a first objective of the present invention to provide a method by which to reduce the probability of coding low energy unvoiced speech as background noise. The present invention determines an encoding rate by examining subbands of the input signal, by this method unvoiced speech can be distinguished from background noise. A second objective of the present invention is to provide a means by which to set the threshold levels that takes into account signal energy as well as background noise energy. In the present invention, the background noise is not used to determine threshold values, rather the signal to noise ratio of an input signal is use to determine the threshold values. A third objective of the present invention is to provide a method for coding music passing through a variable rate vocoder. The present invention examines the periodicity of the input signal to distinguish music from background noise.

    摘要翻译： 本发明的第一目的是提供一种减少将低能量无声语音编码为背景噪声的可能性的方法。 本发明通过检查输入信号的子带来确定编码速率，通过这种方法，可以将清音语音与背景噪声区分开来。 本发明的第二目的是提供一种用于设置考虑到信号能量以及背景噪声能量的阈值水平的装置。 在本发明中，背景噪声不用于确定阈值，而是使用输入信号的信噪比来确定阈值。 本发明的第三个目的是提供一种用于对通过可变速率声码器的音乐进行编码的方法。 本发明检查输入信号的周期性，以区分音乐与背景噪声。

    Method and system for the arrangement of vocoder data for the masking of transmission channel induced errors
    7.
    发明授权
    Method and system for the arrangement of vocoder data for the masking of transmission channel induced errors 失效
    用于安排声码器数据的方法和系统，用于掩蔽传输通道引起的错误

    公开(公告)号：US5600754A

    公开(公告)日：1997-02-04

    申请号：US194824

    申请日：1994-02-14

    申请人： William R. Gardner ,  Paul E. Jacobs

    发明人： William R. Gardner ,  Paul E. Jacobs

    IPC分类号： G10L19/02 ,  G10L19/00 ,  G10L19/06 ,  H03M13/35 ,  H04B1/66 ,  H04L1/00 ,  G01L9/00

    CPC分类号： H04L1/0071 ,  G10L19/005 ,  G10L19/07 ,  H03M13/35 ,  H04B1/665 ,  H04L1/0083 ,  H04L1/0086

    摘要： A method and system by which parameter data representative of vocoded speech are organized into a data packet for transmission so as to reduce the impact of transmission channel induced errors on the data packet. A data packet is constructed with certain most perceptually significant bits of parameter data at the beginning of the data packet. Following in the data packet are lesser perceptually significant bits of the same parameter data. Other parameter data then follows in the data packet. Interleaved in the data packet following the most perceptually significant bits at the beginning of the data packet are most perceptually significant bits of other parameter data. A parity check code is computed from the most perceptually significant bits in the data packet and also interleaved in the data packet following the most perceptually significant bits at the beginning of the data packet.

    摘要翻译： 将代表声码语音的参数数据组织成用于发送的数据分组的方法和系统，以便减少传输信道引起的错误对数据分组的影响。 数据包在数据包的开头被构造成具有某些最感知有效的参数数据位。 在数据包中的以下是相同参数数据的较小的感知有效位。 其他参数数据随后在数据包中。 在数据包开头的最感知有效位之后的数据包中交织是其他参数数据的最感知有效位。 从数据分组中最感知有效位计算奇偶校验码，并且在数据分组的开始处跟随最感知有效位之后的数据分组中交织。