公开(公告)号：US07720448B2

公开(公告)日：2010-05-18

申请号：US10748735

申请日：2003-12-30

申请人： Raul Salvi ,  Cesar Carralero ,  Steven P. Hoggarth

发明人： Raul Salvi ,  Cesar Carralero ,  Steven P. Hoggarth

IPC分类号： H04B1/04

CPC分类号： H03G3/30 ,  G11B20/10

摘要： A signal generation power management control system (100) for use in a portable communications device includes a digital signal processor (DSP) (101) for processing a digital source input and providing a digital processed bit stream A digital-to-analog converter (DAC) (103) is used for converting the digital processed bit stream to provide an analog signal. A power management controller (115) within the DSP (101) is then used for interpreting control parameters of signal processing components used within the portable communications device and dynamically adjusting the bias current of these components based on minimal signal requirements of the analog signal.

摘要翻译： 一种用于便携式通信设备的信号发生功率管理控制系统（100）包括用于处理数字源输入并提供数字处理比特流A的数字信号处理器（DSP）（101）数模转换器 ）（103）用于转换数字处理比特流以提供模拟信号。 然后，DSP（101）内的电源管理控制器（115）用于解释在便携式通信设备内使用的信号处理组件的控制参数，并且基于模拟信号的最小信号要求来动态调整这些组件的偏置电流。

公开(公告)号：US06768353B2

公开(公告)日：2004-07-27

申请号：US10208959

申请日：2002-07-31

申请人： Cesar Carralero ,  Darrell Davis ,  Raul Salvi

发明人： Cesar Carralero ,  Darrell Davis ,  Raul Salvi

IPC分类号： H03K2100

CPC分类号： H03K23/662

摘要： A prescaler (100) includes a frequency divider (102) having an input node (136) and a divider output (128). The frequency divider is coupled to a clock signal and has a predetermined divisor. Series-coupled delay elements (104, 106, 108) are coupled to the divider output and to the clock signal. Each delay element includes a delayed output (130, 132, 134) and adds a delay equal to the clock period at the delayed output. The prescaler also includes transmission gates (112, 114, 116), each transmission gate coupled between the input node and the delayed output of a corresponding one of the delay elements. When one of the transmission gates is enabled and couples the delayed output of an nth one of the delay elements to the input node, the divider output frequency equals the clock frequency divided by the predetermined divisor plus n.

公开(公告)号：US20050148300A1

公开(公告)日：2005-07-07

申请号：US10748735

申请日：2003-12-30

申请人： Raul Salvi ,  Cesar Carralero ,  Steven Hoggarth

发明人： Raul Salvi ,  Cesar Carralero ,  Steven Hoggarth

IPC分类号： G11B20/10 ,  H03G3/30 ,  H04B1/00 ,  H03G3/00 ,  H03G3/20 ,  H04B15/00

CPC分类号： H03G3/30 ,  G11B20/10

摘要： A signal generation power management control system (100) for use in a portable communications device includes a digital signal processor (DSP) (101) for processing a digital source input and providing a digital processed bit stream A digital-to-analog converter (DAC) (103) is used for converting the digital processed bit stream to provide an analog signal. A power management controller (115) within the DSP (101) is then used for interpreting control parameters of signal processing components used within the portable communications device and dynamically adjusting the bias current of these components based on minimal signal requirements of the analog signal.

摘要翻译： 一种用于便携式通信设备的信号发生功率管理控制系统（100）包括用于处理数字源输入并提供数字处理比特流A的数字信号处理器（DSP）（101）数模转换器 ）（103）用于转换数字处理比特流以提供模拟信号。 然后，DSP（101）内的电源管理控制器（115）用于解释在便携式通信设备内使用的信号处理组件的控制参数，并且基于模拟信号的最小信号要求来动态调整这些组件的偏置电流。

公开(公告)号：US6002303A

公开(公告)日：1999-12-14

申请号：US27270

申请日：1998-02-20

申请人： Cesar Carralero ,  Raul Salvi ,  Branko Avanic

发明人： Cesar Carralero ,  Raul Salvi ,  Branko Avanic

IPC分类号： H03B5/12 ,  H03L7/00 ,  H03B5/00

CPC分类号： H03B5/1231 ,  H03B5/1218 ,  H03B5/1243 ,  H03B5/1262

摘要： An oscillator circuit (100) provides improved noise immunity by utilizing a differential common base configuration. The oscillator includes a differential transistor pair (102, 104) having common bases (110) coupled through an AC ground (108) and emitters coupled through a differential common mode point (120). First and second resonant tank circuits are each referenced to the differential common mode point (120) for generating a differential output (OUT, OUTX).

摘要翻译： 振荡器电路（100）通过利用差分公共基极配置来提供改进的抗噪声能力。 振荡器包括具有通过AC接地（108）耦合的公共基极（110）和通过差分共模点（120）耦合的发射极的差分晶体管对（102,104）。 第一和第二谐振回路各自以用于产生差分输出（OUT，OUTX）的差分共模点（120）为基准。

公开(公告)号：US5703909A

公开(公告)日：1997-12-30

申请号：US698837

申请日：1996-08-16

申请人： Yi Fang ,  Cesar Carralero ,  Mark McEwen

发明人： Yi Fang ,  Cesar Carralero ,  Mark McEwen

IPC分类号： H03G1/00 ,  H04L27/00 ,  H04L27/36 ,  H04L27/04

CPC分类号： H04L27/367 ,  H03G1/0023 ,  H04L27/0002

摘要： A programmable voltage controlled attenuator (100) meets the dynamic range and gain requirements for various communication protocols using a single bias generator circuit (104). A control voltage input, Vcnt, and a slope select input provide the dynamic range and attenuation for a voltage controlled attenuator (VCA) (109.).

摘要翻译： 可编程电压控制衰减器（100）使用单个偏置发生器电路（104）满足各种通信协议的动态范围和增益要求。 控制电压输入Vcnt和斜率选择输入为压控衰减器（VCA）（109.）提供动态范围和衰减。

公开(公告)号：US5586146A

公开(公告)日：1996-12-17

申请号：US380271

申请日：1995-01-30

申请人： Yi Fang ,  Cesar Carralero ,  Mark McEwen

发明人： Yi Fang ,  Cesar Carralero ,  Mark McEwen

IPC分类号： H03G1/00 ,  H04L27/00 ,  H04L27/36 ,  H04L27/04 ,  H04L27/20

CPC分类号： H04L27/367 ,  H03G1/0023 ,  H04L27/0002

摘要： A programmable voltage controlled attenuator (100) meets the dynamic range and gain requirements for various communication protocols using a single bias generator circuit (104). A control voltage input, Vcnt, and a slope select input provide the dynamic range and attenuation for a voltage controlled attenuator (VCA) (102).

摘要翻译： 可编程电压控制衰减器（100）使用单个偏置发生器电路（104）满足各种通信协议的动态范围和增益要求。 控制电压输入Vcnt和斜率选择输入为压控衰减器（VCA）（102）提供动态范围和衰减。