公开(公告)号：US20050275059A1

公开(公告)日：2005-12-15

申请号：US11145509

申请日：2005-06-03

申请人： Ricardo Mikalo ,  Christoph Ludwig ,  Pascal Deconinck ,  Jan-Malte Schley ,  Mark Isler ,  Jens-Uwe Sachse

发明人： Ricardo Mikalo ,  Christoph Ludwig ,  Pascal Deconinck ,  Jan-Malte Schley ,  Mark Isler ,  Jens-Uwe Sachse

IPC分类号： H01L21/74 ,  H01L21/76 ,  H01L21/763 ,  H01L29/00

CPC分类号： H01L21/763 ,  H01L21/743

摘要： Isolation trench arrangement, which isolates adjacent semiconductor structures (1), (2), an isolation trench (3) being formed in such a way that it penetrates from a substrate surface into the substrate volume (0) and has at least one insulating substance (20) and at least one conductive substance (21), and the conductive substance (21) is electrically conductively connected to the substrate (0) via an electrically conductive connection (22).

摘要翻译： 隔离沟槽布置，其隔离相邻的半导体结构（1），（2），隔离沟槽（3），其形成为使得其从衬底表面穿透到衬底体积（0）中并且具有至少一个绝缘物质 （20）和至少一个导电物质（21），并且所述导电物质（21）经由导电连接（22）导电地连接到所述基板（0）。

公开(公告)号：US20060054964A1

公开(公告)日：2006-03-16

申请号：US10941752

申请日：2004-09-15

申请人： Mark Isler ,  Jan-Malte Schley ,  Jens-Uwe Sachse ,  Pascal Deconinck ,  Ricardo Mikalo

发明人： Mark Isler ,  Jan-Malte Schley ,  Jens-Uwe Sachse ,  Pascal Deconinck ,  Ricardo Mikalo

IPC分类号： H01L29/76

CPC分类号： H01L27/115 ,  H01L27/11568

摘要： A semiconductor device comprises a transistor body of boron doped semiconductor substrate and a conterminous isolating area formed of insulating material, wherein an oxy-nitride layer is between the transistor body and the isolating area. This invention can be used in a transistor body for example in an NROM cell.

摘要翻译： 半导体器件包括硼掺杂半导体衬底的晶体管体和由绝缘材料形成的连续隔离区，其中氧化氮化物层位于晶体管本体与隔离区之间。 本发明可用于例如在NROM单元中的晶体管体。

公开(公告)号：US07754506B2

公开(公告)日：2010-07-13

申请号：US11454151

申请日：2006-06-15

申请人： Pierre Vekeman ,  Sodonie Lefebvre ,  Thierry Hoc ,  Pascal Deconinck

发明人： Pierre Vekeman ,  Sodonie Lefebvre ,  Thierry Hoc ,  Pascal Deconinck

IPC分类号： H01L21/00

CPC分类号： B81C1/00611 ,  B81C1/00142 ,  B81C2201/0125

摘要： A method of fabricating submicron objects that includes the following steps: depositing a void layer on a support, depositing a transfer layer on the void layer, producing the objects in the transfer layer, producing a hard mask on a portion of the transfer layer to delimit a region comprising a portion of the objects, and etching the combination formed by the hard mask, the transfer layer and the void layer to eliminate the hard mask and the portion of the transfer layer in the region and to open up the portion of the void layer under the region so that the objects are suspended, the rate of etching the void layer being greater than the rate of etching the transfer layer and the hard mask.

摘要翻译： 一种制造亚微米物体的方法，其包括以下步骤：在支撑体上沉积空隙层，在空隙层上沉积转移层，产生转移层中的物体，在转移层的一部分上产生硬掩模以界定 包括物体的一部分的区域，以及蚀刻由硬掩模，转移层和空隙层形成的组合，以消除该区域中的硬掩模和转移层的部分并且打开该部分的空隙 层，使得物体悬浮，蚀刻空隙层的速率大于蚀刻转印层和硬掩模的速率。

公开(公告)号：US20070031984A1

公开(公告)日：2007-02-08

申请号：US11454151

申请日：2006-06-15

申请人： Pierre Vekeman ,  Sodonie Lefebvre ,  Thierry Hoc ,  Pascal Deconinck

发明人： Pierre Vekeman ,  Sodonie Lefebvre ,  Thierry Hoc ,  Pascal Deconinck

IPC分类号： H01L21/00

CPC分类号： B81C1/00611 ,  B81C1/00142 ,  B81C2201/0125

摘要： A method of fabricating submicron objects that includes the following steps: depositing a void layer on a support, depositing a transfer layer on the void layer, producing the objects in the transfer layer, producing a hard mask on a portion of the transfer layer to delimit a region comprising a portion of the objects, and etching the combination formed by the hard mask, the transfer layer and the void layer to eliminate the hard mask and the portion of the transfer layer in the region and to open up the portion of the void layer under the region so that the objects are suspended, the rate of etching the void layer being greater than the rate of etching the transfer layer and the hard mask.

摘要翻译： 一种制造亚微米物体的方法，其包括以下步骤：在支撑体上沉积空隙层，在空隙层上沉积转移层，产生转移层中的物体，在转移层的一部分上产生硬掩模以界定 包括物体的一部分的区域，以及蚀刻由硬掩模，转移层和空隙层形成的组合，以消除该区域中的硬掩模和转移层的部分并且打开该部分的空隙 层，使得物体悬浮，蚀刻空隙层的速率大于蚀刻转印层和硬掩模的速率。

公开(公告)号：US6030897A

公开(公告)日：2000-02-29

申请号：US85790

申请日：1998-05-28

申请人： Pascal Deconinck

发明人： Pascal Deconinck

IPC分类号： H01L23/544 ,  H01L21/302

CPC分类号： H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  Y10S438/975

摘要： An alignment mark is formed in a planar semiconductor IC structure coated by a layer opaque to the radiations of the photo-stepper used to perform a photolithographic step. First, there is provided a structure comprised of a silicon substrate (11) having at least one shallow isolation trench (17A) in the chip region (13) and one shallow alignment trench (17B') in the kerf region (14) of the substrate wherein said alignment trench has a determined width (W'). Then, a layer (18) of an insulating material is conformally deposited onto the structure. Its thickness is adequate to over fill the trenches so that depressions (18A, 18B') are created above the locations of said isolation and alignment trenches. Next, the structure is planarized by filling the depression over said isolation trench but not the depression (18B') formed over said alignment trench to preserve it. Now, the structure is uniformly etched back down to the surface of the silicon substrate transferring thereby said depression in the insulating material filling the alignment trench creating thereby a recess (22'). Finally, a layer (23) of an opaque material is conformally deposited onto the structure, which in turn produces a new depression (23B'). Said width W' is determined to have the alignment mark (22' or 23B') of the adequate size to perform the said photolithographic step.

摘要翻译： 在由用于执行光刻步骤的光电步进器的辐射不透明的层涂覆的平面半导体IC结构中形成对准标记。 首先，提供一种由硅衬底（11）构成的结构，该硅衬底（11）在芯片区域（13）中具有至少一个浅隔离沟槽（17A）和在该芯部区域（13）的切口区域（14）中的一个浅取向沟槽（17B'） 衬底，其中所述对准沟槽具有确定的宽度（W'）。 然后，绝缘材料层（18）共形沉积到结构上。 其厚度足以过度填充沟槽，使得在所述隔离和对准沟槽的位置之上形成凹陷（18A，18B'）。 接下来，通过在所述隔离沟槽上填充凹陷而不是形成在所述对准沟槽上的凹陷（18B'）来保持该结构，使结构平坦化。 现在，将结构均匀地回蚀到硅衬底的表面上，从而使填充对准沟槽的绝缘材料中的所述凹陷转移，从而形成凹槽（22'）。 最后，不透明材料的层（23）共形沉积到结构上，其又产生新的凹陷（23B'）。 所述宽度W'被确定为具有足够尺寸的对准标记（22'或23B'）以执行所述光刻步骤。