利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.021 秒)

    Latent error detection
    1.
    发明申请
    Latent error detection 有权
    潜在错误检测

    公开(公告)号：US20060020850A1

    公开(公告)日：2006-01-26

    申请号：US10894825

    申请日：2004-07-20

    申请人： Robert Jardine ,  David Bernick ,  Thomas Heynemann ,  James Smullen

    发明人： Robert Jardine ,  David Bernick ,  Thomas Heynemann ,  James Smullen

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1666 ,  G06F11/1004 ,  G06F11/1633

    摘要： In an implementation of latent error detection, memory regions that each correspond to a different processor element of a redundant processor system are scanned for latent processing errors maintained as erroneous data. The data maintained in the memory regions is compared to detect a latent processing error in a first memory region. The latent processing error is resolved by copying data from a second memory region into the first memory region where the data maintained in the second memory region is determined to be identical to data maintained in at least a third memory region.

    摘要翻译： 在潜在错误检测的实现中，扫描每个对应于冗余处理器系统的不同处理器元件的存储器区域作为错误数据维护的潜在处理错误。 将保存在存储器区域中的数据进行比较，以检测第一存储器区域中的潜在处理误差。 通过将数据从第二存储器区域复制到第一存储器区域中来解决潜在处理错误，其中保持在第二存储器区域中的数据被确定为与至少第三存储器区域中保持的数据相同。

    Method and system of copying a memory area between processor elements for lock-step execution
    4.
    发明申请
    Method and system of copying a memory area between processor elements for lock-step execution 有权
    在处理器元件之间复制存储区域以进行锁步执行的方法和系统

    公开(公告)号：US20060242461A1

    公开(公告)日：2006-10-26

    申请号：US11114318

    申请日：2005-04-26

    申请人： Thomas Kondo ,  Robert Jardine ,  James Klecka ,  William Brunckert ,  David Garcia ,  James Smullen ,  Patrick Barnes

    发明人： Thomas Kondo ,  Robert Jardine ,  James Klecka ,  William Brunckert ,  David Garcia ,  James Smullen ,  Patrick Barnes

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1658 ,  G06F9/3824 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3885 ,  G06F11/1683 ,  G06F11/1687 ,  G06F11/185

    摘要： A method and system of copying a memory area between processor elements for lock-step execution. At least some of the illustrative embodiments may be a method comprising executing duplicate copies of a first program in a first processor of a first multiprocessor computer system and in a first processor of a second multiprocessor computer system (the executing substantially in lock-step), executing a second program in a second processor element of the first multiprocessor computer system (the first and second processors of the first multiprocessor computer system sharing an input/output (I/O) bridge), copying a memory area of the second program executing in the second processor element of the first multiprocessor computer system to a memory of a second processor element in the second multiprocessor computer system while the duplicate copies of the first program are executing in the first processor elements, and then executing duplicate copies of the second program in the second processors in lock-step.

    摘要翻译： 在处理器元件之间复制存储区域以进行锁步执行的方法和系统。 示例性实施例中的至少一些可以是包括在第一多处理器计算机系统的第一处理器和第二多处理器计算机系统的第一处理器中执行第一程序的重复副本（执行基本上是锁定步骤）的方法， 在第一多处理器计算机系统的第二处理器元件（共享输入/输出（I / O）桥的第一多处理器计算机系统的第一和第二处理器）中执行第二程序，复制第二程序中执行的第二程序的存储区域 所述第一多处理器计算机系统的第二处理器元件到所述第二多处理器计算机系统中的第二处理器元件的存储器，同时所述第一程序的副本在所述第一处理器元件中执行，然后执行所述第二程序的副本 第二个处理器在锁步。

    Performance data access
    5.
    发明申请
    Performance data access 审中-公开
    性能数据访问

    公开(公告)号：US20050223275A1

    公开(公告)日：2005-10-06

    申请号：US11071944

    申请日：2005-03-04

    申请人： Robert Jardine ,  James Smullen ,  Graham Stott ,  John Friedenbach

    发明人： Robert Jardine ,  James Smullen ,  Graham Stott ,  John Friedenbach

    IPC分类号： G06F9/46 ,  G06F11/00 ,  G06F11/16 ,  G06F11/18 ,  G06F12/00

    CPC分类号： G06F11/1658 ,  G06F9/52 ,  G06F11/1641 ,  G06F11/1645 ,  G06F11/165 ,  G06F11/1683 ,  G06F11/1687 ,  G06F11/184 ,  G06F11/185 ,  G06F11/3404 ,  G06F11/3476 ,  G06F11/3495 ,  G06F11/3636 ,  G06F11/366 ,  G06F2201/88

    摘要： Performance data access is described. In an embodiment, events are processed with non-synchronized processor elements of a logical processor in a redundant processor system. Performance data associated with execution of the processor events is stored in one or more accumulators corresponding to a respective processor element. The performance data from each of the non-synchronized processor elements is exchanged via a logical synchronization unit such that each processor element includes the performance data from each of the processor elements. Each processor element then conforms the performance data to generate synchronized performance data which is then communicated to a performance monitoring application that requests the performance data from the logical processor.

    摘要翻译： 描述性能数据访问。 在一个实施例中，事件在冗余处理器系统中用逻辑处理器的非同步处理器元件处理。 与执行处理器事件相关联的性能数据被存储在对应于相应处理器元件的一个或多个累加器中。 来自每个非同步处理器元件的性能数据经由逻辑同步单元交换，使得每个处理器元件包括来自每个处理器元件的性能数据。 然后，每个处理器元件符合性能数据以产生同步的性能数据，然后将其传送到从逻辑处理器请求性能数据的性能监视应用程序。