公开(公告)号：US08249838B2

公开(公告)日：2012-08-21

申请号：US12657262

申请日：2010-01-06

申请人： Robinson E. Pino ,  James W. Bohl

发明人： Robinson E. Pino ,  James W. Bohl

IPC分类号： G06F17/10 ,  G06F17/50 ,  G01D3/02 ,  G01R27/00 ,  G01R13/00 ,  H01L29/76

CPC分类号： G06F17/5036 ,  G11C13/0002 ,  H01L45/00

摘要： A method and apparatus for modeling the characteristics of memristor devices. The invention provides methods and an apparatus for accurately characterizing the linear and non-linear Lissajous current-voltage behavior of actual memristor devices and incorporating such behavior into the resultant model. The invention produces a model that is adaptable to large scale memristor device simulations.

摘要翻译： 一种用于建模忆阻器装置特性的方法和装置。 本发明提供了用于精确表征实际忆阻器件的线性和非线性李萨如电流 - 电压特性的方法和装置，并将这种行为结合到所得模型中。 本发明产生适用于大规模忆阻器装置模拟的模型。

公开(公告)号：US08274312B2

公开(公告)日：2012-09-25

申请号：US13134482

申请日：2011-06-03

申请人： Robinson E. Pino ,  James W. Bohl

发明人： Robinson E. Pino ,  James W. Bohl

IPC分类号： H03K19/20

CPC分类号： H03K19/173 ,  G11C13/0007

摘要： An apparatus which provides a self-reconfigurable analog resonant computer employing a fixed electronic circuit schematic which performs computing logic operations (for example OR, AND, NOR, and XOR Boolean logic) without physical re-wiring and whose components only include passive circuit elements such as resistors, capacitors, inductors, and memristor devices. The computational logic self-reconfiguration process in the circuit takes place as training input signals, which are input causing the impedance state of the memristor device to change. Once the training process is completed, the circuit is probed to determine whether the desired logic operation has been programmed.

公开(公告)号：US20110119036A1

公开(公告)日：2011-05-19

申请号：US12657262

申请日：2010-01-06

申请人： Robinson E. Pino ,  James W. Bohl

发明人： Robinson E. Pino ,  James W. Bohl

IPC分类号： G06F17/10

CPC分类号： G06F17/5036 ,  G11C13/0002 ,  H01L45/00

摘要： A method and apparatus for modeling the characteristics of memristor devices. The invention provides methods and an apparatus for accurately characterizing the linear and non-linear Lissajous current-voltage behavior of actual memristor devices and incorporating such behavior into the resultant model. The invention produces a model that is adaptable to large scale memristor device simulations.

摘要翻译： 一种用于建模忆阻器装置特性的方法和装置。 本发明提供了用于精确表征实际忆阻器件的线性和非线性李萨如电流 - 电压特性的方法和装置，并将这种行为结合到所得模型中。 本发明产生适用于大规模忆阻器装置模拟的模型。

公开(公告)号：US20120217994A1

公开(公告)日：2012-08-30

申请号：US13134482

申请日：2011-06-03

申请人： Robinson E. Pino ,  James W. Bohl

发明人： Robinson E. Pino ,  James W. Bohl

IPC分类号： H03K19/173

CPC分类号： H03K19/173 ,  G11C13/0007

摘要： An apparatus which provides a self-reconfigurable analog resonant computer employing a fixed electronic circuit schematic which performs computing logic operations (for example OR, AND, NOR, and XOR Boolean logic) without physical re-wiring and whose components only include passive circuit elements such as resistors, capacitors, inductors, and memristor devices. The computational logic self-reconfiguration process in the circuit takes place as training input signals, which are input causing the impedance state of the memristor device to change. Once the training process is completed, the circuit is probed to determine whether the desired logic operation has been programmed.

摘要翻译： 提供一种采用固定电子电路原理图的自重构模拟谐振计算机的装置，其执行计算逻辑运算（例如OR，AND，NOR和XOR布尔逻辑），而不需要物理重新布线，并且其组件仅包括无源电路元件 作为电阻器，电容器，电感器和忆阻器件。 电路中的计算逻辑自重构过程作为训练输入信号进行，这些输入信号是使得忆阻器件的阻抗状态改变的输入。 一旦训练过程完成，探测电路就可以确定所需的逻辑运算是否被编程。

公开(公告)号：US20130311413A1

公开(公告)日：2013-11-21

申请号：US13506856

申请日：2012-05-15

申请人： Garrett S. Rose ,  Robinson E. Pino

发明人： Garrett S. Rose ,  Robinson E. Pino

IPC分类号： G06N3/04 ,  G06N3/08

CPC分类号： G06N3/0635 ,  G11C11/54 ,  G11C13/0007

摘要： CMOS-memristor circuit is constructed to behave as a trainable artificial synapse for neuromorphic hardware systems. The invention relies on the memristance of a memristor at the input side of the device to act as a reconfigurable weight that is adjusted to realize a desired function. The invention relies on charge sharing at the output to enable the summation of signals from multiple synapses at the input node of a neuron circuit, implemented using a CMOS amplifier circuit. The combination of several memristive synapses and a neuron circuit constitute a neuromorphic circuit capable of learning and implementing a multitude of possible functionalities.

摘要翻译： CMOS忆阻电路被构造为作为神经元硬件系统的可训练的人造突触。 本发明依赖于在设备的输入侧的忆阻器的忆阻作为被调整以实现期望功能的可重构配重。 本发明依赖于输出端的电荷共享，使得能够使用CMOS放大器电路实现在神经元电路的输入节点处来自多个突触的信号的求和。 几个忆状突触和神经元电路的组合构成了能够学习和实现许多可能功能的神经元电路。

公开(公告)号：US20110106742A1

公开(公告)日：2011-05-05

申请号：US12590306

申请日：2009-11-05

申请人： Robinson E. Pino

发明人： Robinson E. Pino

IPC分类号： G06N3/063

CPC分类号： G06N3/0635

摘要： A neuromorphic computing device utilizing electronics to perform the function of neurons and synaptic connections. The invention provides variable resistance circuits to represent interconnection strength between neurons and a positive and negative output circuit to represent excitatory and inhibitory responses, respectively. The invention provides advantages over software-based neuromorphic computing methods.

摘要翻译： 一种利用电子元件执行神经元和突触连接功能的神经元计算设备。 本发明提供了可变电阻电路，以分别表示神经元和正和负输出电路之间的互连强度，以分别表示兴奋性和抑制性应答。 本发明提供了优于基于软件的神经形态计算方法的优点。

公开(公告)号：US08427203B2

公开(公告)日：2013-04-23

申请号：US13385466

申请日：2012-01-30

申请人： Robinson E. Pino ,  Youngok K. Pino

发明人： Robinson E. Pino ,  Youngok K. Pino

IPC分类号： H03K19/173

CPC分类号： H03K19/173 ,  G11C13/0007

摘要： An apparatus for reconfigurable computing logic implemented by an innovative memristor based computing architecture. The invention employs a decoder to select memristor devices whose ON/OFF impedance state will determine the reconfigurable logic output. Thus, the resulting circuit design can be electronically configured and re-configured to implement any multi-input/output Boolean logic computing functionality. Moreover, the invention retains its configured logic state without the application of a current or voltage source.

摘要翻译： 一种用于可重构计算逻辑的装置，其通过创新的基于忆阻器的计算架构来实现。 本发明采用解码器来选择其开/关阻抗状态将决定可重构逻辑输出的忆阻器件。 因此，所得到的电路设计可以被电子配置和重新配置以实现任何多输入/输出布尔逻辑计算功能。 此外，本发明保持其配置的逻辑状态而不施加电流或电压源。

公开(公告)号：US08275728B2

公开(公告)日：2012-09-25

申请号：US12590306

申请日：2009-11-05

申请人： Robinson E. Pino

发明人： Robinson E. Pino

IPC分类号： G06F15/18 ,  G06J1/00 ,  G06N3/00

CPC分类号： G06N3/0635

摘要： A neuromorphic computing device utilizing electronics to perform the function of neurons and synaptic connections. The invention provides variable resistance circuits to represent interconnection strength between neurons and a positive and negative output circuit to represent excitatory and inhibitory responses, respectively. The invention provides advantages over software-based neuromorphic computing methods.

摘要翻译： 一种利用电子元件执行神经元和突触连接功能的神经元计算设备。 本发明提供了可变电阻电路，以分别表示神经元和正和负输出电路之间的互连强度，以分别表示兴奋性和抑制性应答。 本发明提供了优于基于软件的神经形态计算方法的优点。

公开(公告)号：US07902857B1

公开(公告)日：2011-03-08

申请号：US12798631

申请日：2010-04-08

申请人： Robinson E. Pino

发明人： Robinson E. Pino

IPC分类号： H03K19/094 ,  G06F7/38

CPC分类号： G11C13/0011 ,  G11C13/0069

摘要： An apparatus and method provides the foundation for designing reconfigurable electronic computing systems. The invention relies on an ability to change the resistance state of a memristor device to achieve an optimal voltage at specific circuit nodes, whereby this dynamically and autonomously causes the circuit to reconfigure itself and produce a different output for the same input relative to the circuit's initial state. The circuit's state remains constant until the memristor's resistance is changed, at which point the circuit's function is “reprogrammed”.

摘要翻译： 设备和方法为可重构电子计算系统的设计提供了基础。 本发明依赖于改变忆阻器装置的电阻状态以在特定电路节点处实现最佳电压的能力，由此动态地和自主地使得电路重新配置自身并且产生相对于电路初始化的相同输入的不同输出 州。 直到忆阻器的电阻改变为止，电路的状态保持不变，此时电路的功能被“重新编程”。

公开(公告)号：US08832009B2

公开(公告)日：2014-09-09

申请号：US13506856

申请日：2012-05-15

申请人： Garrett S. Rose ,  Robinson E. Pino ,  Qing Wu

发明人： Garrett S. Rose ,  Robinson E. Pino ,  Qing Wu

IPC分类号： G06N3/08

CPC分类号： G06N3/0635 ,  G11C11/54 ,  G11C13/0007

摘要： CMOS-memristor circuit is constructed to behave as a trainable artificial synapse for neuromorphic hardware systems. The invention relies on the memristance of a memristor at the input side of the device to act as a reconfigurable weight that is adjusted to realize a desired function. The invention relies on charge sharing at the output to enable the summation of signals from multiple synapses at the input node of a neuron circuit, implemented using a CMOS amplifier circuit. The combination of several memristive synapses and a neuron circuit constitute a neuromorphic circuit capable of learning and implementing a multitude of possible functionalities.

摘要翻译： CMOS忆阻电路被构造为作为神经元硬件系统的可训练的人造突触。 本发明依赖于在设备的输入侧的忆阻器的忆阻作为被调整以实现期望功能的可重构配重。 本发明依赖于输出端的电荷共享，使得能够使用CMOS放大器电路实现在神经元电路的输入节点处来自多个突触的信号的求和。 几个忆状突触和神经元电路的组合构成了能够学习和实现许多可能功能的神经元电路。