公开(公告)号：US20160126901A1

公开(公告)日：2016-05-05

申请号：US14769126

申请日：2014-03-20

Applicant: ST-ERICSSON SA

Inventor： Vincent KNOPIK

IPC: H03F1/02 ,  H03F3/193

CPC classification number: H03F1/0222 ,  H03F1/0266 ,  H03F1/223 ,  H03F3/19 ,  H03F3/193 ,  H03F3/245 ,  H03F2200/102 ,  H03F2200/108 ,  H03F2200/15 ,  H03F2200/18 ,  H03F2200/451

Abstract: An amplifier (100) comprises an input port (102) for receiving an input signal, an envelope port (104) for receiving an envelope signal indicative of an envelope of the input signal. The amplifier has a first transistor (M1) and a second transistor (M2). A first biasing circuit (120) is coupled to the envelope port (104) and is arranged to generate a first bias voltage dependent on the envelope signal. A summing stage (140) is coupled to the input port (102) for receiving the input signal, coupled to the first biasing circuit (120) for receiving the first bias voltage, coupled to a gate (g) of the first transistor (M1). A second biasing circuit (130) is coupled between the envelope port (104) and a gate (g 2) of the second transistor (M2), and is arranged to generate a second bias voltage dependent on the envelope signal.

Abstract translation: 放大器（100）包括用于接收输入信号的输入端口（102），用于接收指示输入信号的包络的包络信号的包络端口（104）。 放大器具有第一晶体管（M1）和第二晶体管（M2）。 第一偏置电路（120）耦合到封装端口（104）并且被布置成产生取决于包络信号的第一偏置电压。 加法级（140）耦合到输入端口（102），用于接收输入信号，耦合到第一偏置电路（120），用于接收第一偏置电压，耦合到第一晶体管（M1）的栅极 ）。 第二偏置电路（130）耦合在封装端口（104）和第二晶体管（M2）的栅极（g2）之间，并且被布置为产生取决于包络信号的第二偏置电压。