公开(公告)号：US20160232866A1

公开(公告)日：2016-08-11

申请号：US14821329

申请日：2015-08-07

申请人： Samsung Display Co., LTD.

发明人： Sehyoung CHO ,  Kyung-hoon KIM ,  Dongwoo KIM ,  Ilgon KIM ,  Meehye JUNG ,  Kangmoon JO

IPC分类号： G09G3/36 ,  H03K17/56

CPC分类号： G09G3/3677 ,  G09G3/3266 ,  G09G2300/0413 ,  G09G2300/0426 ,  G09G2310/0267 ,  G09G2310/0286 ,  G09G2330/08 ,  H03K17/56

摘要： Provided is a gate driving unit including: a plurality of stages configured to be activated sequentially so as to generate gate signals; and a plurality of repair blocks having sizes smaller than the corresponding stages and configured to repair defects of the stages. Each of the repair blocks is disposed proximate to two or more stages so as to be configured to repair defects in the two or more stages.

摘要翻译： 提供一种栅极驱动单元，包括：多个级，被配置为顺序地被激活以产生门信号; 以及具有小于相应级的尺寸的多个修复块，并被配置为修复所述级的缺陷。 每个修理块设置成接近两个或更多个阶段，以便构造成修复两个或更多个阶段中的缺陷。

公开(公告)号：US20160210927A1

公开(公告)日：2016-07-21

申请号：US14936434

申请日：2015-11-09

申请人： Samsung Display Co., Ltd.

发明人： Sehyoung CHO ,  Kyung-hoon KIM ,  Dongwoo KIM ,  Ilgon KIM ,  Kangmoon JO

IPC分类号： G09G3/36 ,  G06F1/04

CPC分类号： G09G3/3677 ,  G09G3/3614 ,  G09G3/3696 ,  G09G2310/0251 ,  G09G2310/08

摘要： A gate driving circuit includes a plurality of stages for providing gate signals, wherein a k-th stage (k is a natural number greater than 3) includes a first output transistor including a control electrode connected to a first node, an input electrode for receiving a clock signal, and an output electrode for outputting a k-th gate signal, a second output transistor including a control electrode connected to the first node, an input electrode for receiving the clock signal, and an output electrode for outputting a k-th carry signal, a pull-down unit connected to a discharge node to pull down the output electrode of the first output transistor in response to a signal of the discharge node, and a discharge unit configured to output a (k−1)-th carry signal output from a (k−1)-th stage to the discharge node in response to a (k+1)-th carry signal output from a (k+1)-th stage.

摘要翻译： 栅极驱动电路包括用于提供栅极信号的多个级，其中第k级（k是大于3的自然数）包括第一输出晶体管，其包括连接到第一节点的控制电极，用于接收的输入电极 时钟信号和用于输出第k个门信号的输出电极，包括连接到第一节点的控制电极的第二输出晶体管，用于接收时钟信号的输入电极和用于输出第k个门极信号的输出电极 连接到放电节点的下拉单元，以响应于放电节点的信号来拉低第一输出晶体管的输出电极;以及放电单元，被配置为输出第（k-1）个进位 响应从第（k + 1）级输出的第（k + 1）个进位信号从第（k-1）级到放电节点的信号输出。