公开(公告)号：US20140268978A1

公开(公告)日：2014-09-18

申请号：US14144470

申请日：2013-12-30

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： Hyo-Jin CHOI ,  Su-A KIM ,  Young-Hoon SON ,  Jung-Ho AHN ,  Hak-Soo YU ,  Jae-Youn YOUN

IPC: G11C5/06

CPC classification number: G11C5/063 ,  G11C5/025 ,  G11C11/4093 ,  G11C11/4097 ,  G11C2207/105

Abstract: A semiconductor memory device may include a plurality of data input/output DQ pads and a plurality of first and second memory cell arrays. Each path of a first set of data paths from each of the plurality of first memory cell arrays to a corresponding DQ pad is physically shorter than each path of a second set of data paths from each of the plurality of second memory cell arrays to the corresponding DQ pad. Each of the plurality of first memory cell arrays is a designated first-speed access cell array and each of the plurality of second memory cell arrays is a designated second-speed access cell array, the second-speed being slower than the first-speed. A size of the each of the plurality of first memory cell arrays is smaller than a size of the each of the plurality of second memory cell arrays.

Abstract translation: 半导体存储器件可以包括多个数据输入/输出DQ焊盘和多个第一和第二存储单元阵列。 从多个第一存储器单元阵列中的每一个到相应的DQ焊盘的第一组数据路径的每个路径物理上比从多个第二存储单元阵列中的每一个到相应的第二组数据路径的第二组数据路径的每个路径短 DQ垫。 多个第一存储单元阵列中的每一个是指定的第一速度存取单元阵列，并且多个第二存储单元阵列中的每一个是指定的第二速度存取单元阵列，第二速度比第一速度慢。 多个第一存储单元阵列中的每一个的大小小于多个第二存储单元阵列中的每一个的大小。

公开(公告)号：US20140149652A1

公开(公告)日：2014-05-29

申请号：US14090510

申请日：2013-11-26

Applicant: Samsung Electronics Co., Ltd.

Inventor： Chul-Woo PARK ,  Dong-Soo KANG ,  Su-A KIM ,  Jun-hee YOO ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Sung-hyun LEE ,  Kyoung-Heon JEONG ,  Hyo-Jin CHOI ,  Young-Soo SOHN

IPC: G11C7/10

CPC classification number: G11C7/1072 ,  G06F12/0223 ,  G06F12/0292 ,  G11C29/76 ,  G11C29/84

Abstract: In one example embodiment, a memory system includes a memory module and a memory controller. The memory module is configured generate density information of the memory module based on a number of the bad pages of the memory module, the bad pages being pages that have a fault. The memory controller is configured to map a continuous physical address to a dynamic random access memory (dram) address of the memory module based on the density information received from the memory module.

Abstract translation: 在一个示例性实施例中，存储器系统包括存储器模块和存储器控制器。 配置存储器模块基于存储器模块的不良页面的数量生成存储器模块的密度信息，坏页面是具有故障的页面。 存储器控制器被配置为基于从存储器模块接收的密度信息将连续的物理地址映射到存储器模块的动态随机存取存储器（显存）地址。