利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.023 秒)

    FLASH MEMORY CARD
    1.
    发明申请
    FLASH MEMORY CARD 审中-公开
    闪存卡

    公开(公告)号：US20080175089A1

    公开(公告)日：2008-07-24

    申请号：US11695267

    申请日：2007-04-02

    申请人： Seok-Won Heo ,  Chang-Duck Lee ,  Jae-Sung Yu ,  Dong-Ryoul Lee

    发明人： Seok-Won Heo ,  Chang-Duck Lee ,  Jae-Sung Yu ,  Dong-Ryoul Lee

    IPC分类号： G11C8/12

    CPC分类号： G06F13/1694

    摘要： A flash memory card including a main memory core, a removable supplementary memory core, and a controller operating to control the main and supplementary memory cores. The supplementary memory core includes a plurality of memory cores and is replaceable.

    摘要翻译： 一种闪存卡，包括主存储器核心，可移动辅助存储器核心和操作以控制主和辅助存储器核心的控制器。 辅助存储器核心包括多个存储器核心并且是可更换的。

    FLASH MEMORY SYSTEM FOR IMPROVING READ PERFORMANCE AND READ METHOD THEREOF
    2.
    发明申请
    FLASH MEMORY SYSTEM FOR IMPROVING READ PERFORMANCE AND READ METHOD THEREOF 审中-公开
    用于改进阅读性能的闪速存储器系统及其读取方法

    公开(公告)号：US20080222491A1

    公开(公告)日：2008-09-11

    申请号：US11694237

    申请日：2007-03-30

    申请人： Chang-Duck Lee ,  Seok-Won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    发明人： Chang-Duck Lee ,  Seok-Won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    IPC分类号： G11C29/00

    CPC分类号： G06F11/1068 ,  G11C2029/0411

    摘要： A method of transmitting data from a flash memory device to a host includes: detecting whether the data includes an error or not; performing an error correction operation for correcting the data having the error when the error exists in the data; and sequentially storing the data having the error and a plurality of subsequent read data without outputting. The storing of the data is performed during the performing of the error correction operation.

    摘要翻译： 从闪速存储器装置向主机发送数据的方法包括：检测数据是否包含错误; 执行纠错操作，用于在数据中存在错误时校正具有错误的数据; 并且顺序地存储具有错误的数据和多个后续读取数据而不输出。 在执行纠错操作期间执行数据的存储。

    Flash memory Device Error Correction Code Controllers and Related Methods and Memory Systems
    4.
    发明申请
    Flash memory Device Error Correction Code Controllers and Related Methods and Memory Systems 有权
    闪存设备错误纠正代码控制器及相关方法和内存系统

    公开(公告)号：US20080168319A1

    公开(公告)日：2008-07-10

    申请号：US11692992

    申请日：2007-03-29

    申请人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    发明人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    IPC分类号： G06F11/00 ,  H03M13/00

    CPC分类号： G06F11/1072 ,  G06F11/1068 ,  G06F12/0238 ,  G06F13/1668 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/23 ,  H03M13/35 ,  H03M13/3715

    摘要： An ECC controller for a flash memory device storing M-bit data (M: a positive integer equal to or greater than 2) includes an encoder and a decoder. The encoder generates first ECC data for input data to be stored in the flash memory device using a first error correction scheme and generates second ECC data for the input data using a second error correction scheme. The input data, the first ECC data, and the second ECC data are stored in the flash memory device. The decoder calculates the number of errors in data read from the flash memory device and corrects the errors in the read data using one of the first ECC data and the second ECC data selectively based on the number of the errors.

    摘要翻译： 用于存储M位数据（M：等于或大于2的正整数）的闪速存储器件的ECC控制器包括编码器和解码器。 编码器使用第一纠错方案生成要存储在闪速存储装置中的输入数据的第一ECC数据，并使用第二纠错方案为输入数据生成第二ECC数据。 输入数据，第一ECC数据和第二ECC数据被存储在闪存设备中。 解码器计算从闪速存储器件读取的数据中的错误数目，并且可以使用第一ECC数据和第二ECC数据中的一个选择性地基于错误数来校正读取数据中的错误。

    Flash memory device error correction code controllers and related methods and memory systems
    6.
    发明授权
    Flash memory device error correction code controllers and related methods and memory systems 有权
    闪存设备纠错码控制器及相关方法和存储系统

    公开(公告)号：US07904790B2

    公开(公告)日：2011-03-08

    申请号：US11692992

    申请日：2007-03-29

    申请人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    发明人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    IPC分类号： G11C29/00

    CPC分类号： G06F11/1072 ,  G06F11/1068 ,  G06F12/0238 ,  G06F13/1668 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/23 ,  H03M13/35 ,  H03M13/3715

    摘要： An ECC controller for a flash memory device storing M-bit data (M: a positive integer equal to or greater than 2) includes an encoder and a decoder. The encoder generates first ECC data for input data to be stored in the flash memory device using a first error correction scheme and generates second ECC data for the input data using a second error correction scheme. The input data, the first ECC data, and the second ECC data are stored in the flash memory device. The decoder calculates the number of errors in data read from the flash memory device and corrects the errors in the read data using one of the first ECC data and the second ECC data selectively based on the number of the errors.

    摘要翻译： 用于存储M位数据（M：等于或大于2的正整数）的闪速存储器件的ECC控制器包括编码器和解码器。 编码器使用第一纠错方案生成要存储在闪速存储装置中的输入数据的第一ECC数据，并使用第二纠错方案为输入数据生成第二ECC数据。 输入数据，第一ECC数据和第二ECC数据被存储在闪存设备中。 解码器计算从闪速存储器件读取的数据中的错误数目，并且可以使用第一ECC数据和第二ECC数据中的一个选择性地基于错误数来校正读取数据中的错误。

    Flash memory device error correction code controllers and related methods and memory systems
    7.
    发明授权
    Flash memory device error correction code controllers and related methods and memory systems 有权
    闪存设备纠错码控制器及相关方法和存储系统

    公开(公告)号：US08788905B2

    公开(公告)日：2014-07-22

    申请号：US13012955

    申请日：2011-01-25

    申请人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    发明人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    IPC分类号： H03M13/00 ,  G06F11/10 ,  G06F12/02 ,  G06F13/16

    CPC分类号： G06F11/1072 ,  G06F11/1068 ,  G06F12/0238 ,  G06F13/1668 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/23 ,  H03M13/35 ,  H03M13/3715

    摘要： An ECC controller for a flash memory device storing M-bit data (M: a positive integer equal to or greater than 2) includes an encoder and a decoder. The encoder generates first ECC data for input data to be stored in the flash memory device using a first error correction scheme and generates second ECC data for the input data using a second error correction scheme. The input data, the first ECC data, and the second ECC data are stored in the flash memory device. The decoder calculates the number of errors in data read from the flash memory device and corrects the errors in the read data using one of the first ECC data and the second ECC data selectively based on the number of the errors.

    摘要翻译： 用于存储M位数据（M：等于或大于2的正整数）的闪速存储器件的ECC控制器包括编码器和解码器。 编码器使用第一纠错方案生成要存储在闪速存储装置中的输入数据的第一ECC数据，并使用第二纠错方案为输入数据生成第二ECC数据。 输入数据，第一ECC数据和第二ECC数据被存储在闪速存储器件中。 解码器计算从闪速存储器件读取的数据中的错误数目，并且可以使用第一ECC数据和第二ECC数据中的一个选择性地基于错误数来校正读取数据中的错误。

    Flash memory device error correction code controllers and related methods and memory systems
    8.
    发明授权
    Flash memory device error correction code controllers and related methods and memory systems 有权
    闪存设备纠错码控制器及相关方法和存储系统

    公开(公告)号：US08112692B2

    公开(公告)日：2012-02-07

    申请号：US13012984

    申请日：2011-01-25

    申请人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    发明人： Chang-Duck Lee ,  Seok-won Heo ,  Si-Yung Park ,  Dong-Ryoul Lee

    IPC分类号： G11C29/00

    CPC分类号： G06F11/1072 ,  G06F11/1068 ,  G06F12/0238 ,  G06F13/1668 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/23 ,  H03M13/35 ,  H03M13/3715

    摘要： An ECC controller for a flash memory device storing M-bit data (M: a positive integer equal to or greater than 2) includes an encoder and a decoder. The encoder generates first ECC data for input data to be stored in the flash memory device using a first error correction scheme and generates second ECC data for the input data using a second error correction scheme. The input data, the first ECC data, and the second ECC data are stored in the flash memory device. The decoder calculates the number of errors in data read from the flash memory device and corrects the errors in the read data using one of the first ECC data and the second ECC data selectively based on the number of the errors.

    摘要翻译： 用于存储M位数据（M：等于或大于2的正整数）的闪速存储器件的ECC控制器包括编码器和解码器。 编码器使用第一纠错方案生成要存储在闪速存储装置中的输入数据的第一ECC数据，并使用第二纠错方案为输入数据生成第二ECC数据。 输入数据，第一ECC数据和第二ECC数据被存储在闪存设备中。 解码器计算从闪速存储器件读取的数据中的错误数目，并且可以使用第一ECC数据和第二ECC数据中的一个选择性地基于错误数来校正读取数据中的错误。

    Storage device and operating method of storage device
    9.
    发明授权
    Storage device and operating method of storage device 有权

    公开(公告)号：US10090858B2

    公开(公告)日：2018-10-02

    申请号：US15379110

    申请日：2016-12-14

    申请人： Yongwon Cho ,  Hynsoo Bae ,  Hyotaek Leem ,  Dong-Ryoul Lee ,  Hyun Ju Yi ,  Taehack Lee

    发明人： Yongwon Cho ,  Hynsoo Bae ,  Hyotaek Leem ,  Dong-Ryoul Lee ,  Hyun Ju Yi ,  Taehack Lee

    IPC分类号： H03M13/00 ,  H03M13/09 ,  G06F11/10

    摘要： A storage device includes a nonvolatile memory device and a controller configured to read data from the nonvolatile memory device, to divide the read data into a plurality of segments, and to sequentially perform error correction decoding with respect to the plurality of segments. When the error correction decoding of each segment is completed, the controller adds error correction parity to each of the decoded segments and sends the decoded segments with added error correction parity to an external host device. When error correction decoding of a second segment is not completed after a threshold time has elapsed after sending a first segment of which error correction decoding is completed, the controller adds an incorrect error correction parity to dummy data and sends the dummy data with the added incorrect error correction parity to the external host device.