公开(公告)号：US20160020249A1

公开(公告)日：2016-01-21

申请号：US14804321

申请日：2015-07-20

申请人： Seung-Pil KO ,  Myoung-Su SON ,  Kil-Ho LEE

发明人： Seung-Pil KO ,  Myoung-Su SON ,  Kil-Ho LEE

IPC分类号： H01L27/22 ,  H01L43/02 ,  H01L43/12 ,  H01L43/08

CPC分类号： H01L27/222 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： An MRAM device comprises an insulating interlayer comprising a flat first upper surface on a first region and a second region of a substrate. A pattern structure comprising pillar-shaped magnetic tunnel junction (MTJ) structures and a filling layer pattern between the MTJ structures is formed on the insulating interlayer of the first region. The pattern structure comprises a flat second upper surface that is higher than the first upper surface. Bit lines are formed on the pattern structure that contact top surfaces of the MTJ structures. An etch-stop layer is formed on the pattern structure between the bit lines of the first region and the first upper surface of the first insulating interlayer of the second region. A first portion of an upper surface of the etch-stop layer on the first region is higher than a second portion of the upper surface of the etch-stop layer on the second region.

摘要翻译： MRAM器件包括绝缘中间层，其包括在第一区域上的平坦的第一上表面和衬底的第二区域。 在第一区域的绝缘中间层上形成包括柱形磁隧道结（MTJ）结构和MTJ结构之间的填充层图案的图案结构。 图案结构包括比第一上表面高的扁平的第二上表面。 位线形成在与MTJ结构的顶表面接触的图案结构上。 在第一区域的位线和第二区域的第一绝缘中间层的第一上表面之间的图案结构上形成蚀刻停止层。 第一区域上的蚀刻停止层的上表面的第一部分高于第二区域上的蚀刻停止层的上表面的第二部分。

公开(公告)号：US20140377950A1

公开(公告)日：2014-12-25

申请号：US14285969

申请日：2014-05-23

申请人： Yong-Jun KIM ,  Kil-Ho LEE ,  Ki-Joon KIM ,  Myoung-Su SON

发明人： Yong-Jun KIM ,  Kil-Ho LEE ,  Ki-Joon KIM ,  Myoung-Su SON

IPC分类号： H01L21/768

CPC分类号： H01L21/76807

摘要： A method of manufacturing a semiconductor device, including forming a molding layer; forming a damascene mask layer and mask layer on the molding layer; forming a mask layer pattern by etching the mask layer; forming a damascene pattern by partially etching the damascene mask layer; forming a damascene mask layer on the mask layer pattern to bury the damascene pattern; forming a damascene pattern partially overlapping the damascene pattern by etching the damascene mask layer and the mask layer pattern; connecting the damascene pattern and the damascene pattern by removing a portion of the mask layer pattern exposed by the damascene pattern; forming a damascene mask layer on the damascene mask layer to bury the damascene pattern; and forming a trench under the damascene patterns by etching the damascene mask layers and the molding layer using remaining portions of the mask layer pattern.

摘要翻译： 一种制造半导体器件的方法，包括形成模制层; 在成型层上形成镶嵌掩模层和掩模层; 通过蚀刻掩模层形成掩模层图案; 通过部分蚀刻镶嵌掩模层形成镶嵌图案; 在掩模层图案上形成镶嵌掩模层以埋藏镶嵌图案; 通过蚀刻镶嵌掩模层和掩模层图案形成部分地与镶嵌图案重叠的镶嵌图案; 通过去除由镶嵌图案暴露的掩模层图案的一部分来连接镶嵌图案和镶嵌图案; 在镶嵌掩模层上形成镶嵌掩模层，以埋藏镶嵌图案; 以及通过使用掩模层图案的剩余部分蚀刻镶嵌掩模层和模制层，在镶嵌图案之下形成沟槽。