公开(公告)号：US20140377950A1

公开(公告)日：2014-12-25

申请号：US14285969

申请日：2014-05-23

申请人： Yong-Jun KIM ,  Kil-Ho LEE ,  Ki-Joon KIM ,  Myoung-Su SON

发明人： Yong-Jun KIM ,  Kil-Ho LEE ,  Ki-Joon KIM ,  Myoung-Su SON

IPC分类号： H01L21/768

CPC分类号： H01L21/76807

摘要： A method of manufacturing a semiconductor device, including forming a molding layer; forming a damascene mask layer and mask layer on the molding layer; forming a mask layer pattern by etching the mask layer; forming a damascene pattern by partially etching the damascene mask layer; forming a damascene mask layer on the mask layer pattern to bury the damascene pattern; forming a damascene pattern partially overlapping the damascene pattern by etching the damascene mask layer and the mask layer pattern; connecting the damascene pattern and the damascene pattern by removing a portion of the mask layer pattern exposed by the damascene pattern; forming a damascene mask layer on the damascene mask layer to bury the damascene pattern; and forming a trench under the damascene patterns by etching the damascene mask layers and the molding layer using remaining portions of the mask layer pattern.

摘要翻译： 一种制造半导体器件的方法，包括形成模制层; 在成型层上形成镶嵌掩模层和掩模层; 通过蚀刻掩模层形成掩模层图案; 通过部分蚀刻镶嵌掩模层形成镶嵌图案; 在掩模层图案上形成镶嵌掩模层以埋藏镶嵌图案; 通过蚀刻镶嵌掩模层和掩模层图案形成部分地与镶嵌图案重叠的镶嵌图案; 通过去除由镶嵌图案暴露的掩模层图案的一部分来连接镶嵌图案和镶嵌图案; 在镶嵌掩模层上形成镶嵌掩模层，以埋藏镶嵌图案; 以及通过使用掩模层图案的剩余部分蚀刻镶嵌掩模层和模制层，在镶嵌图案之下形成沟槽。

公开(公告)号：US20140264516A1

公开(公告)日：2014-09-18

申请号：US14210329

申请日：2014-03-13

申请人： Bum-Seok SEO ,  Ki-Joon KIM ,  Kil-Ho LEE

发明人： Bum-Seok SEO ,  Ki-Joon KIM ,  Kil-Ho LEE

IPC分类号： H01L43/02 ,  H01L43/12

CPC分类号： H01L27/228 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L29/82 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： An insulation layer is formed on a substrate. A first mask is formed on the insulation layer. The first mask includes a plurality of line patterns arranged in a second direction. The plurality of line patterns extend in a first direction substantially perpendicular to the second direction. A second mask is formed on the insulation layer and the first mask. The second mask includes an opening partially exposing the plurality of line patterns. The opening has an uneven boundary at one of a first end portion in the first direction and a second end portion in a third direction substantially opposite to the first direction. The insulation layer is partially removed using the first mask and the second mask as an etching mask, thereby forming a plurality of first trenches and second trenches. The plurality of first trenches and the second trenches are arranged in a staggered pattern.

摘要翻译： 在基板上形成绝缘层。 在绝缘层上形成第一掩模。 第一掩模包括沿第二方向布置的多个线图案。 多个线图案沿着基本上垂直于第二方向的第一方向延伸。 在绝缘层和第一掩模上形成第二掩模。 第二掩模包括部分地暴露多个线图案的开口。 开口在第一方向的第一端部和第一方向的第三方向的第二方向的第一方向的一侧具有不均匀的边界。 使用第一掩模和第二掩模作为蚀刻掩模来部分去除绝缘层，从而形成多个第一沟槽和第二沟槽。 多个第一沟槽和第二沟槽以交错图案布置。

公开(公告)号：US20140038385A1

公开(公告)日：2014-02-06

申请号：US13946307

申请日：2013-07-19

申请人： Kil-Ho LEE ,  Ki-Joon KIM ,  Se-Woong PARK

发明人： Kil-Ho LEE ,  Ki-Joon KIM ,  Se-Woong PARK

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/76805 ,  H01L21/76808 ,  H01L21/76831 ,  H01L21/76832 ,  H01L27/228 ,  H01L43/08

摘要： Nonvolatile memory devices and methods of fabricating the same, include, forming a transistor in a first region of a substrate, forming a contact which is connected to the transistor, forming an information storage portion, which is disposed two-dimensionally, in a second region of the substrate, sequentially forming a stop film and an interlayer insulating film which cover the contact and the information storage portion, forming a first trench, which exposes the stop film, on the contact, and forming a second trench which extends through the stop film to expose the contact, wherein a bottom surface of the first trench is lower than a bottom surface of the information storage portion.

摘要翻译： 非易失性存储器件及其制造方法包括：在衬底的第一区域中形成晶体管，形成连接到晶体管的触点，形成二维地设置在第二区域中的信息存储部分 的基板，顺序地形成覆盖接触的信息存储部分的停止膜和层间绝缘膜，形成在接触件上露出停止膜的第一沟槽，并形成延伸穿过停止膜的第二沟槽 暴露触点，其中第一沟槽的底表面低于信息存储部分的底面。

公开(公告)号：US20150325625A1

公开(公告)日：2015-11-12

申请号：US14804310

申请日：2015-07-20

申请人： Bum-Seok SEO ,  Ki-Joon KIM ,  Kil-Ho LEE

发明人： Bum-Seok SEO ,  Ki-Joon KIM ,  Kil-Ho LEE

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/02

CPC分类号： H01L27/228 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L29/82 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： An insulation layer is formed on a substrate. A first mask is formed on the insulation layer. The first mask includes a plurality of line patterns arranged in a second direction. The plurality of line patterns extend in a first direction substantially perpendicular to the second direction. A second mask is formed on the insulation layer and the first mask. The second mask includes an opening partially exposing the plurality of line patterns. The opening has an uneven boundary at one of a first end portion in the first direction and a second end portion in a third direction substantially opposite to the first direction. The insulation layer is partially removed using the first mask and the second mask as an etching mask, thereby forming a plurality of first trenches and second trenches. The plurality of first trenches and the second trenches are arranged in a staggered pattern.

摘要翻译： 在基板上形成绝缘层。 在绝缘层上形成第一掩模。 第一掩模包括沿第二方向布置的多个线图案。 多个线图案沿着基本上垂直于第二方向的第一方向延伸。 在绝缘层和第一掩模上形成第二掩模。 第二掩模包括部分地暴露多个线图案的开口。 开口在第一方向的第一端部和第一方向的第三方向的第二方向的第一方向的一侧具有不均匀的边界。 使用第一掩模和第二掩模作为蚀刻掩模来部分去除绝缘层，从而形成多个第一沟槽和第二沟槽。 多个第一沟槽和第二沟槽以交错图案布置。