公开(公告)号：US07679202B2

公开(公告)日：2010-03-16

申请号：US11790123

申请日：2007-04-24

申请人： Shigeki Yoshida ,  Fumio Ushida ,  Nobuhisa Naori ,  Yasutaka Ozaki

发明人： Shigeki Yoshida ,  Fumio Ushida ,  Nobuhisa Naori ,  Yasutaka Ozaki

IPC分类号： H01L23/544 ,  H01L21/304 ,  H01L21/76

CPC分类号： H01L23/544 ,  H01L23/585 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5446 ,  H01L2223/5448 ,  H01L2924/0002 ,  H01L2924/00

摘要： A plurality of device patterns constituting part of an electronic circuit are formed over the surface of a substrate. A symbol pattern to be used for an identification sign is formed in the same layer as the device patterns. A width of the device pattern is within a pattern width range on a design rule. The symbol pattern is formed by a plurality of isolated element patterns. The element pattern is either a linear pattern or a dot pattern. A width of the element pattern is equal to or larger than 0.8 time a lower limit value of the pattern width range and equal to or smaller than 1.2 times an upper limit value of the pattern width range.

摘要翻译： 构成电子电路的一部分的多个器件图案形成在衬底的表面上。 用于识别符号的符号图案形成在与设备图案相同的层中。 设备图案的宽度在设计规则的图案宽度范围内。 符号图案由多个隔离元件图案形成。 元素图案是线性图案或点图案。 元件图案的宽度等于或大于图案宽度范围的下限值的0.8倍，并且等于或小于图案宽度范围的上限值的1.2倍。

公开(公告)号：US20070296091A1

公开(公告)日：2007-12-27

申请号：US11790123

申请日：2007-04-24

申请人： Shigeki Yoshida ,  Fumio Ushida ,  Nobuhisa Naori ,  Yasutaka Ozaki

发明人： Shigeki Yoshida ,  Fumio Ushida ,  Nobuhisa Naori ,  Yasutaka Ozaki

IPC分类号： H01L23/544 ,  H01L21/304

CPC分类号： H01L23/544 ,  H01L23/585 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5446 ,  H01L2223/5448 ,  H01L2924/0002 ,  H01L2924/00

摘要： A plurality of device patterns constituting part of an electronic circuit are formed over the surface of a substrate. A symbol pattern to be used for an identification sign is formed in the same layer as the device patterns. A width of the device pattern is within a pattern width range on a design rule. The symbol pattern is formed by a plurality of isolated element patterns. The element pattern is either a linear pattern or a dot pattern. A width of the element pattern is equal to or larger than 0.8 time a lower limit value of the pattern width range and equal to or smaller than 1.2 times an upper limit value of the pattern width range.

摘要翻译： 构成电子电路的一部分的多个器件图案形成在衬底的表面上。 用于识别符号的符号图案形成在与设备图案相同的层中。 设备图案的宽度在设计规则的图案宽度范围内。 符号图案由多个隔离元件图案形成。 元素图案是线性图案或点图案。 元件图案的宽度等于或大于图案宽度范围的下限值的0.8倍，并且等于或小于图案宽度范围的上限值的1.2倍。

公开(公告)号：US20110156286A1

公开(公告)日：2011-06-30

申请号：US12976091

申请日：2010-12-22

申请人： Fumio Ushida ,  Shigeki Yoshida

发明人： Fumio Ushida ,  Shigeki Yoshida

IPC分类号： H01L23/544 ,  H01L21/76

CPC分类号： G03F9/7084 ,  G03F9/7076 ,  G03F9/7088

摘要： A semiconductor device includes an alignment mark formed over a semiconductor substrate and an inhibition pattern arranged over the alignment mark with a pattern edge of the inhibition pattern located in a mark functional region of the alignment mark in order to inhibit the alignment mark being recognized as such by an image detector of an exposure device.

摘要翻译： 半导体器件包括在半导体衬底上形成的对准标记和布置在对准标记上的抑制图案，其中抑制图案的图案边缘位于对准标记的标记功能区域中，以便抑制对准标记被识别 通过曝光装置的图像检测器。

公开(公告)号：US08593000B2

公开(公告)日：2013-11-26

申请号：US12976091

申请日：2010-12-22

申请人： Fumio Ushida ,  Shigeki Yoshida

发明人： Fumio Ushida ,  Shigeki Yoshida

IPC分类号： H01L23/544 ,  H01L21/76

CPC分类号： G03F9/7084 ,  G03F9/7076 ,  G03F9/7088

摘要： A semiconductor device includes an alignment mark formed over a semiconductor substrate and an inhibition pattern arranged over the alignment mark with a pattern edge of the inhibition pattern located in a mark functional region of the alignment mark in order to inhibit the alignment mark being recognized as such by an image detector of an exposure device.

摘要翻译： 半导体器件包括在半导体衬底上形成的对准标记和布置在对准标记上的抑制图案，其中抑制图案的图案边缘位于对准标记的标记功能区域中，以便抑制对准标记被识别 通过曝光装置的图像检测器。

公开(公告)号：US20120220103A1

公开(公告)日：2012-08-30

申请号：US13463399

申请日：2012-05-03

申请人： Tomoyuki Yamada ,  Fumio Ushida ,  Shigetoshi Takeda ,  Tomoharu Awaya ,  Koji Banno ,  Takayoshi Minami

发明人： Tomoyuki Yamada ,  Fumio Ushida ,  Shigetoshi Takeda ,  Tomoharu Awaya ,  Koji Banno ,  Takayoshi Minami

IPC分类号： H01L21/78 ,  H01L21/283

CPC分类号： H01L23/562 ,  H01L21/78 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device provided on a semiconductor substrate includes an element region including an element, a moisture-resistant frame surrounding the element region, an insulating layer provided between the moisture-resistant frame and an outer peripheral edge of the semiconductor device and on the semiconductor substrate, a first metal line extending along the outer peripheral edge and provided in the insulating layer, and a groove provided in the insulating layer.

摘要翻译： 设置在半导体基板上的半导体器件包括：包含元件的元件区域，围绕元件区域的防潮框架;设置在防潮框架和半导体器件的外周边缘之间以及半导体衬底上的绝缘层 ，沿着外周缘延伸并设置在绝缘层中的第一金属线和设置在绝缘层中的槽。

公开(公告)号：US08193614B2

公开(公告)日：2012-06-05

申请号：US12053903

申请日：2008-03-24

申请人： Tomoyuki Yamada ,  Fumio Ushida ,  Shigetoshi Takeda ,  Tomoharu Awaya ,  Koji Banno ,  Takayoshi Minami

发明人： Tomoyuki Yamada ,  Fumio Ushida ,  Shigetoshi Takeda ,  Tomoharu Awaya ,  Koji Banno ,  Takayoshi Minami

IPC分类号： H01L23/544 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/562 ,  H01L21/78 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device provided on a semiconductor substrate includes an element region including an element, a moisture-resistant frame surrounding the element region, an insulating layer provided between the moisture-resistant frame and an outer peripheral edge of the semiconductor device and on the semiconductor substrate, a first metal line extending along the outer peripheral edge and provided in the insulating layer, and a groove provided in the insulating layer.

摘要翻译： 设置在半导体基板上的半导体器件包括：包含元件的元件区域，围绕元件区域的防潮框架;设置在防潮框架和半导体器件的外周边缘之间以及半导体衬底上的绝缘层 ，沿着外周缘延伸并设置在绝缘层中的第一金属线和设置在绝缘层中的槽。