公开(公告)号：US20120205609A1

公开(公告)日：2012-08-16

申请号：US13235842

申请日：2011-09-19

申请人： Shigeto OSHINO ,  Kenji Aoyama ,  Kazuhiko Yamamoto ,  Shinichi Nakao ,  Kei Watanabe ,  Satoshi Ishikawa

发明人： Shigeto OSHINO ,  Kenji Aoyama ,  Kazuhiko Yamamoto ,  Shinichi Nakao ,  Kei Watanabe ,  Satoshi Ishikawa

IPC分类号： H01L45/00 ,  H01L21/8239 ,  B82Y99/00

CPC分类号： H01L27/101 ,  B82Y10/00 ,  B82Y30/00 ,  H01L27/2481 ,  H01L45/149 ,  H01L45/1608

摘要： According to one embodiment, a memory device includes a lower electrode layer, a nanomaterial assembly layer, a protective layer and an upper electrode layer. The nanomaterial assembly layer is provided on the lower electrode layer and includes a plurality of fine conductors assembled via a gap. The protective layer is provided on the nanomaterial assembly layer, is conductive, is in contact with the fine conductors, and includes an opening. The upper electrode layer is provided on the protective layer and is in contact with the protective layer.

摘要翻译： 根据一个实施例，存储器件包括下电极层，纳米材料组合层，保护层和上电极层。 纳米材料组装层设置在下电极层上，并且包括通过间隙组装的多个细导体。 保护层设置在纳米材料组装层上，导电，与细导体接触，并包括开口。 上电极层设置在保护层上并与保护层接触。

公开(公告)号：US20120012803A1

公开(公告)日：2012-01-19

申请号：US12973183

申请日：2010-12-20

申请人： Shigeto OSHINO

发明人： Shigeto OSHINO

IPC分类号： H01L45/00 ,  H01L21/02 ,  B82Y10/00

CPC分类号： B82Y10/00 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/149 ,  H01L45/16

摘要： According to one embodiment, a nonvolatile memory device includes a lower electrode layer, a nanomaterial assembly layer, and an upper electrode layer. The nanomaterial assembly layer is provided on the lower electrode layer and includes a plurality of micro conductive bodies assembled via a gap. The upper electrode layer is provided on the nanomaterial assembly layer. The portion of the micro conductive bodies is buried at least in a lower part of the upper electrode layer.

摘要翻译： 根据一个实施例，非易失性存储器件包括下电极层，纳米材料组件层和上电极层。 纳米材料组装层设置在下电极层上，并且包括经由间隙组装的多个微导电体。 上电极层设置在纳米材料组装层上。 至少在上电极层的下部埋设微导电体的一部分。