利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.026 秒)

    Flash memory incorporating microcomputer having on-board writing function
    1.
    发明授权
    Flash memory incorporating microcomputer having on-board writing function 失效
    具有嵌入式写入功能的微型计算机的闪存

    公开(公告)号：US5872994A

    公开(公告)日：1999-02-16

    申请号：US745828

    申请日：1996-11-12

    申请人： Shin-Ichiro Akiyama ,  Sadahiro Yasuda ,  Yuichi Iizuka ,  Hiroaki Nishimoto ,  Yuuichi Osada

    发明人： Shin-Ichiro Akiyama ,  Sadahiro Yasuda ,  Yuichi Iizuka ,  Hiroaki Nishimoto ,  Yuuichi Osada

    IPC分类号： G06F12/16 ,  G06F11/14 ,  G06F11/22 ,  G06F15/78 ,  G11C17/00 ,  G11C29/00 ,  G11C29/14 ,  G06F9/44 ,  G06F12/12

    CPC分类号： G06F11/1433

    摘要： In a microcomputer comprising internal buses, a serial communication interface, a flash memory, a RAM, a ROM for storing a writing program, an input/output port, a CPU, and a mode control unit for setting various operation modes and test modes in the microcomputer, a switching circuit is connected between the ROM and the internal buses and between the input/output port and the internal buses. The mode control unit operates the switching circuit in an emulation test mode so that the ROM is deactivated and the input/output port is activated. Then, the CPU reads a program from the serial communication interface and writes the program into the flash memory in accordance with a writing program from the input/output port.

    摘要翻译： 在包括内部总线，串行通信接口，闪存，RAM，用于存储写入程序的ROM，输入/输出端口，CPU和模式控制单元的微型计算机中，用于设置各种操作模式和测试模式 微型计算机，开关电路连接在ROM和内部总线之间以及输入/输出端口和内部总线之间。 模式控制单元以仿真测试模式操作开关电路，使得ROM被去激活并且输入/输出端口被激活。 然后，CPU从串行通信接口读取程序，并根据来自输入/输出端口的写入程序将程序写入闪速存储器。

    Compact flag control circuit capable of producing a zero flag in a short time
    2.
    发明授权
    Compact flag control circuit capable of producing a zero flag in a short time 失效
    紧凑型标志控制电路能够在短时间内产生零标志

    公开(公告)号：US5534799A

    公开(公告)日：1996-07-09

    申请号：US113799

    申请日：1993-08-30

    申请人： Shin-Ichiro Akiyama

    发明人： Shin-Ichiro Akiyama

    IPC分类号： G06F9/308 ,  G06F9/32 ,  H03K19/08 ,  G06F9/46

    CPC分类号： G06F9/30094

    摘要： In a flag control circuit successively supplied with first and second input flag signals produced in relation to first and second results of calculations in an arithmetic and logic unit to produce a final output flag signal, the first input flag signal is latched by a primary flag signal latching circuit while the second input flag signal is latched by the secondary flag signal latching circuit. The first latched flag signal and the second latched flag signal are ANDed by an AND gate circuit to produce the final output flag signal.

    摘要翻译： 在一个标志控制电路中，连续地提供有在运算和逻辑单元中关于第一和第二计算结果产生的第一和第二输入标志信号以产生最终输出标志信号，第一输入标志信号由主标志信号 同时第二输入标志信号被辅助标志信号锁存电路锁存。 第一锁存标志信号和第二锁存标志信号由与门电路进行“与”运算以产生最终输出标志信号。