公开(公告)号：US08520563B2

公开(公告)日：2013-08-27

申请号：US12995558

申请日：2009-05-29

申请人： Tadashi Ono ,  Isao Kato ,  Hideyuki Yamada ,  Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe

发明人： Tadashi Ono ,  Isao Kato ,  Hideyuki Yamada ,  Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe

IPC分类号： H04B1/44

CPC分类号： H04L5/16 ,  H04L5/18 ,  H04L25/14

摘要： A host device and a slave device are set to a full-duplex mode by temporarily switching the communication direction of a first transmission channel or a second transmission channel after completing transmission and reception of a predetermined number of data packets in the half-duplex mode. The host device or the slave device can thus transmit an interrupt request, such as a request associated with a wait status or a busy status, to its communication target using the temporary full-duplex mode. This enables the host device or the slave device to process such an interrupt request during high-speed data transfer performed in the half-duplex mode.

摘要翻译： 在半双工模式下完成预定数量的数据分组的发送和接收之后，通过临时切换第一传输信道或第二传输信道的通信方向，将主机设备和从设备设置为全双工模式。 因此主机设备或从设备可以使用临时全双工模式向其通信目标传送诸如与等待状态或忙状态相关联的请求的中断请求。 这使得主机设备或从设备在半双工模式下执行的高速数据传输期间处理这样的中断请求。

公开(公告)号：US08351356B2

公开(公告)日：2013-01-08

申请号：US12674045

申请日：2009-06-11

申请人： Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe ,  Isao Kato ,  Tadashi Ono ,  Hideyuki Yamada

发明人： Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe ,  Isao Kato ,  Tadashi Ono ,  Hideyuki Yamada

IPC分类号： H04L5/16 ,  H04L5/14 ,  G06F13/12

CPC分类号： H04L25/0272 ,  H04L5/14 ,  H04L5/1438 ,  H04L5/16

摘要： A data communication system for starting transmission and reception of target data for processing upon recognition that switching between communication modes is completed. The data communication system includes a master communication device and a slave communication device that continuously perform, at a time of switching from half-duplex communication to full-duplex communication, (i) a handshake using a directional control code indicating the switching and a preamble code indicating completion of the switching and (ii) a handshake using the preamble code and an acknowledge code indicating receipt of the preamble code, whereby each of the devices recognizes that the switching between communication modes by the opposite device is completed and starts transmission and reception of the target data.

摘要翻译： 一种数据通信系统，用于在识别出完成通信模式之间的切换的情况下开始用于处理的目标数据的发送和接收。 数据通信系统包括在从半双工通信切换到全双工通信时连续执行主通信设备和从通信设备，（i）使用指示切换的方向控制代码的握手和前导码 指示切换完成的代码和（ii）使用前导码的握手和指示接收前导码的确认代码，由此每个设备识别出相对设备的通信模式之间的切换完成并开始发送和接收 的目标数据。

公开(公告)号：US20110182216A1

公开(公告)日：2011-07-28

申请号：US12995558

申请日：2009-05-29

申请人： Tadashi Ono ,  Isao Kato ,  Hideyuki Yamada ,  Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe

发明人： Tadashi Ono ,  Isao Kato ,  Hideyuki Yamada ,  Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe

IPC分类号： H04B1/44

CPC分类号： H04L5/16 ,  H04L5/18 ,  H04L25/14

摘要： An interrupt request cannot be transmitted while a data read command or a data write command transmitted from a host device to a slave device is being processed in a half-duplex mode. Disclosed are a host device and a slave device that are set to a full-duplex mode by temporarily switching the communication direction of a first transmission channel or a second transmission channel after completing transmission and reception of a predetermined number of data packets in the half-duplex mode. The host device or the slave device can thus transmit an interrupt request, such as a request associated with a wait status or a busy status, to its communication target using the temporary full-duplex mode. This enables the host device or the slave device to process such an interrupt request during high-speed data transfer performed in the half-duplex mode.

摘要翻译： 当从主机设备发送到从设备的数据读取命令或数据写入命令正在以半双工模式进行处理时，不能发送中断请求。 公开了一种主机设备和从设备，其通过在完成在半双工模式下的预定数量的数据分组的传输和接收之后临时切换第一传输信道或第二传输信道的通信方向而被设置为全双工模式， 双工模式。 因此主机设备或从设备可以使用临时全双工模式向其通信目标传送诸如与等待状态或忙状态相关联的请求的中断请求。 这使得主机设备或从设备在半双工模式下执行的高速数据传输期间处理这样的中断请求。

公开(公告)号：US20110103224A1

公开(公告)日：2011-05-05

申请号：US12674045

申请日：2009-06-11

申请人： Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe ,  Isao Kato ,  Tadashi Ono ,  Hideyuki Yamada

发明人： Shinichiro Nishioka ,  Hiroshi Suenaga ,  Tsutomu Sekibe ,  Isao Kato ,  Tadashi Ono ,  Hideyuki Yamada

IPC分类号： H04L5/14 ,  H04L12/26

CPC分类号： H04L25/0272 ,  H04L5/14 ,  H04L5/1438 ,  H04L5/16

摘要： A data communication system for starting transmission and reception of target data for processing upon recognition that switching between communication modes is completed. The data communication system includes a master communication device and a slave communication device that continuously perform, at a time of switching from half-duplex communication to full-duplex communication, (i) a handshake using a directional control code indicating the switching and a preamble code indicating completion of the switching and (ii) a handshake using the preamble code and an acknowledge code indicating receipt of the preamble code, whereby each of the devices recognizes that the switching between communication modes by the opposite device is completed and starts transmission and reception of the target data.

摘要翻译： 一种数据通信系统，用于在识别出完成通信模式之间的切换的情况下开始用于处理的目标数据的发送和接收。 数据通信系统包括在从半双工通信切换到全双工通信时连续执行主通信设备和从通信设备，（i）使用指示切换的方向控制代码的握手和前导码 指示切换完成的代码和（ii）使用前导码的握手和指示接收前导码的确认代码，由此每个设备识别出相对设备的通信模式之间的切换完成并开始发送和接收 的目标数据。

公开(公告)号：US20110276748A1

公开(公告)日：2011-11-10

申请号：US13144594

申请日：2010-12-01

申请人： Masayuki Toyama ,  Tadashi Ono ,  Shinichiro Nishioka

发明人： Masayuki Toyama ,  Tadashi Ono ,  Shinichiro Nishioka

IPC分类号： G06F12/02

CPC分类号： G06F9/4403

摘要： In a memory system including a host device and one or more nonvolatile memory devices, the host device reads, from a nonvolatile memory device connected in the system, a boot code used to operate a CPU of the host device before the CPU is activated. The boot code reading process is required to be performed with a simple method. A host device (2) transmits a first symbol including a synchronous code to a nonvolatile memory device (1). The nonvolatile memory device (1) receives the first symbol from the host device (2), and transmits a first symbol that is identical to the received first symbol to the host device (2), and then transmits a boot code to the host device (2). In this manner, the host device (2) reads a boot code from the nonvolatile memory device 1 with a simple method.

摘要翻译： 在包括主机设备和一个或多个非易失性存储设备的存储器系统中，主机设备从连接在系统中的非易失性存储设备中读取用于在CPU被激活之前操作主机设备的CPU的引导代码。 引导代码读取过程需要以简单的方法执行。 主机设备（2）将包括同步码的第一符号发送到非易失性存储设备（1）。 非易失性存储器件（1）从主机（2）接收第一符号，并将与接收到的第一符号相同的第一符号发送到主机（2），然后将引导代码发送到主机 （2）。 以这种方式，主机设备（2）以简单的方法从非易失性存储设备1读取引导代码。

公开(公告)号：US08464020B2

公开(公告)日：2013-06-11

申请号：US13144594

申请日：2010-12-01

申请人： Masayuki Toyama ,  Tadashi Ono ,  Shinichiro Nishioka

发明人： Masayuki Toyama ,  Tadashi Ono ,  Shinichiro Nishioka

IPC分类号： G06F13/00

CPC分类号： G06F9/4403

摘要： In a memory system including a host device and one or more nonvolatile memory devices, the host device reads, from a nonvolatile memory device connected in the system, a boot code used to operate a CPU of the host device before the CPU is activated. The boot code reading process is required to be performed with a simple method. A host device (2) transmits a first symbol including a synchronous code to a nonvolatile memory device (1). The nonvolatile memory device (1) receives the first symbol from the host device (2), and transmits a first symbol that is identical to the received first symbol to the host device (2), and then transmits a boot code to the host device (2). In this manner, the host device (2) reads a boot code from the nonvolatile memory device 1 with a simple method.

摘要翻译： 在包括主机设备和一个或多个非易失性存储设备的存储器系统中，主机设备从连接在系统中的非易失性存储设备中读取用于在CPU被激活之前操作主机设备的CPU的引导代码。 引导代码读取过程需要以简单的方法执行。 主机设备（2）将包括同步码的第一符号发送到非易失性存储设备（1）。 非易失性存储器件（1）从主机（2）接收第一符号，并将与接收到的第一符号相同的第一符号发送到主机（2），然后将引导代码发送到主机 （2）。 以这种方式，主机设备（2）以简单的方法从非易失性存储设备1读取引导代码。

公开(公告)号：US08661186B2

公开(公告)日：2014-02-25

申请号：US12374672

申请日：2007-07-26

申请人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

发明人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

IPC分类号： G11C16/10 ,  G06F12/02 ,  G06F3/06

CPC分类号： G06F3/0664 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0679 ,  G06F12/0246

摘要： An access device 100 includes an access speed information part 112 for informing an access speed required for data recording by the access device 100 to a nonvolatile memory device 200. The nonvolatile memory device includes an access condition determination part 212 for determining an access condition required for meeting the informed access speed and an access area determination unit 213 for determining an access area according to the determined access condition. The access device 100 informs the required access speed to the nonvolatile memory device 200 in advance so that the access condition determination part 212 and the access area determination part 213 in the nonvolatile memory device 200 realize data recording which meets the access speed informed in advance upon the data recording. Thus, it is possible to access all the nonvolatile memory devices at a desired speed regardless of difference in characteristics of the recording speed of each of the nonvolatile memory devices.

摘要翻译： 访问装置100包括访问速度信息部分112，用于将访问装置100的数据记录所需的访问速度通知给非易失性存储装置200.非易失性存储装置包括访问条件确定部分212，用于确定访问条件 满足通知访问速度的访问区域确定单元213，用于根据确定的访问条件确定访问区域。 访问装置100预先向非易失性存储装置200通知所需的访问速度，使得非易失性存储装置200中的访问条件确定部212和访问区域确定部213实现满足预先通知的访问速度的数据记录 数据记录。 因此，无论每个非易失性存储器件的记录速度的特性差如何，都可以以所需的速度访问所有非易失性存储器件。

公开(公告)号：US20100005226A1

公开(公告)日：2010-01-07

申请号：US12374672

申请日：2007-07-26

申请人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

发明人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0664 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0679 ,  G06F12/0246

摘要： An access device 100 includes an access speed information part 112 for informing an access speed required for data recording by the access device 100 to a nonvolatile memory device 200. The nonvolatile memory device includes an access condition determination part 212 for determining an access condition required for meeting the informed access speed and an access area determination unit 213 for determining an access area according to the determined access condition. The access device 100 informs the required access speed to the nonvolatile memory device 200 in advance so that the access condition determination part 212 and the access area determination part 213 in the nonvolatile memory device 200 realize data recording which meets the access speed informed in advance upon the data recording. Thus, it is possible to access all the nonvolatile memory devices at a desired speed regardless of difference in characteristics of the recording speed of each of the nonvolatile memory devices.

摘要翻译： 访问装置100包括访问速度信息部分112，用于将访问装置100的数据记录所需的访问速度通知给非易失性存储装置200.非易失性存储装置包括访问条件确定部分212，用于确定访问条件 满足通知访问速度的访问区域确定单元213，用于根据确定的访问条件确定访问区域。 访问装置100预先向非易失性存储装置200通知所需的访问速度，使得非易失性存储装置200中的访问条件确定部212和访问区域确定部213实现满足预先通知的访问速度的数据记录 数据记录。 因此，无论每个非易失性存储器件的记录速度的特性差如何，都可以以所需的速度访问所有非易失性存储器件。

公开(公告)号：US08650430B2

公开(公告)日：2014-02-11

申请号：US13180708

申请日：2011-07-12

申请人： Masahiro Nakamura ,  Tadashi Ono ,  Isao Kato

发明人： Masahiro Nakamura ,  Tadashi Ono ,  Isao Kato

IPC分类号： G06F1/00 ,  G06F13/24

CPC分类号： G06F13/24 ,  G06F1/3237 ,  G06F1/325 ,  Y02D10/128

摘要： In a communication system in which data is transmitted and received in synchronization with a clock signal, a peripheral device cannot transfer data to a host device when the host device stops outputting the clock signal and thus the peripheral device cannot promptly transmit an interrupt request to the host device. A peripheral device transmits an interrupt request to a host device using a signal line for a clock signal when the clock signal output has been stopped. The host device receives the interrupt request, and resumes outputting a clock signal to enable data transmission and reception to and from the peripheral device. This enables the peripheral device to transmit an interrupt request to the host device promptly when the output of the clock signal from the host device has been stopped.

摘要翻译： 在与时钟信号同步地发送和接收数据的通信系统中，当主机设备停止输出时钟信号时，外围设备不能将数据传送到主机设备，因此外围设备不能及时将中断请求发送给 主机设备。 当时钟信号输出停止时，外围设备使用时钟信号的信号线向主机设备发送中断请求。 主机设备接收中断请求，并恢复输出时钟信号，以实现与外围设备的数据传输和接收。 这使得当来自主机设备的时钟信号的输出已停止时，外围设备能够迅速向主机发送中断请求。

公开(公告)号：US20100017560A1

公开(公告)日：2010-01-21

申请号：US12440988

申请日：2007-09-11

申请人： Tadashi Ono ,  Masahiro Nakanishi ,  Isao Kato

发明人： Tadashi Ono ,  Masahiro Nakanishi ,  Isao Kato

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0653 ,  G06F3/0605 ,  G06F3/0632 ,  G06F3/0679 ,  G06F12/0246

摘要： It has been difficult for an access device to obtain a remaining capacity of a memory from a nonvolatile memory device having a plurality of interfaces. A capacity parameter generation part 127 and a capacitor parameter notification part 128 are provided in a memory controller 120. When data is written or deleted, the capacity parameter generation part 127 generates a capacity parameter based on a physical region management table 125. The capacity parameter notification part 128 sends the generated capacity parameter to an access device 200. The access device 200 obtains a remaining capacity of the nonvolatile memory device 100 from the received capacity parameter.

摘要翻译： 访问设备难以从具有多个接口的非易失性存储设备获得存储器的剩余容量。 容量参数生成部127和电容参数通知部128被提供在存储器控制器120中。当写入或删除数据时，容量参数生成部127基于物理区域管理表125生成容量参数。容量参数 通知部分128将生成的容量参数发送到访问装置200.访问装置200从接收的容量参数获得非易失性存储装置100的剩余容量。