公开(公告)号：US5367660A

公开(公告)日：1994-11-22

申请号：US241328

申请日：1994-05-11

申请人： Tal Gat ,  Simcha Gochman ,  Michael Kagan

发明人： Tal Gat ,  Simcha Gochman ,  Michael Kagan

IPC分类号： G06F12/08 ,  G06F12/12 ,  G06F13/00

CPC分类号： G06F12/0815 ,  G06F12/0859

摘要： An improved cache memory for use with a microprocessor. A line buffer which stores a tag and offset field and the corresponding line of data is employed. Valid bits are associated with different potions of the data stored in the line buffer. Thus during a line fill, by way of example, an instruction may be read from the line buffer before the entire line is filled from main memory.

摘要翻译： 用于微处理器的改进的高速缓冲存储器。 使用存储标签和偏移字段的行缓冲器以及相应的数据行。 有效位与存储在行缓冲区中的不同数量的数据相关联。 因此，在行填充期间，作为示例，可以在从主存储器填充整行之前从行缓冲器读取指令。

公开(公告)号：US20050262333A1

公开(公告)日：2005-11-24

申请号：US10849025

申请日：2004-05-20

申请人： Tal Gat

发明人： Tal Gat

IPC分类号： G06F9/00

CPC分类号： G06F9/325 ,  G06F9/3844

摘要： A loop detector with an array to store a counter of loop iterations, where the number of entries in the array may be for example smaller than the number of entries in the loop detector. Entries in the array may for example be associated with more than one entry in the loop detector. The array may store for example a counter of speculative iterations of a loop or for example a number of actual iterations of a loop.

摘要翻译： 具有用于存储循环迭代的计数器的阵列的环路检测器，其中阵列中的条目数可以例如小于环路检测器中的条目数。 阵列中的条目可以例如与环路检测器中的多于一个条目相关联。 阵列可以存储例如循环的推测性迭代的计数器，或者例如循环的实际迭代次数。

公开(公告)号：US5301298A

公开(公告)日：1994-04-05

申请号：US775161

申请日：1991-10-11

申请人： Michael Kagan ,  Itamar Kazachinsky ,  Simcha Gochman ,  Tal Gat

发明人： Michael Kagan ,  Itamar Kazachinsky ,  Simcha Gochman ,  Tal Gat

IPC分类号： G06F12/08 ,  G06F12/10 ,  G06F13/14

CPC分类号： G06F12/0859 ,  G06F12/0815 ,  G06F12/0864 ,  G06F12/1045

摘要： An improvement in a microprocessor permitting the selection of write-back, write-through or write-once protocols is disclosed. A pin is connected to either ground or Vcc potential to select either the write-through or write-back protocols. When this pin is connected to the read/write line, the write-once protocol is selected. Interconnection between two processors is described which permits the processors to operate in a write-once protocol with a minimum of glue logic.

摘要翻译： 公开了允许选择回写，直写或一次写入协议的微处理器的改进。 引脚连接到接地或Vcc电位以选择直写或回写协议。 当该引脚连接到读/写线时，选择一次写入协议。 描述两个处理器之间的互连，其允许处理器以最小的胶合逻辑以一次写入协议操作。

公开(公告)号：US20080215855A1

公开(公告)日：2008-09-04

申请号：US11478884

申请日：2006-06-30

申请人： Mohammad Abdallah ,  Hon Shing Lau ,  Shou-Wen Fu ,  Aviel Timor ,  Tal Gat

发明人： Mohammad Abdallah ,  Hon Shing Lau ,  Shou-Wen Fu ,  Aviel Timor ,  Tal Gat

IPC分类号： G06F9/30

CPC分类号： G06F9/30032 ,  G06F9/30036

摘要： In one embodiment, the present invention includes a method for receiving first and second data operands in a common execution unit and manipulating the operands responsive to an instruction to generate an output according to local control signals of a local controller of the execution unit. Various instruction types such as shuffle and shift operations may be performed in the common execution unit in a single cycle. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在公共执行单元中接收第一和第二数据操作数的方法，并且响应于根据执行单元的本地控制器的本地控制信号产生输出的指令操纵操作数。 可以在单个周期中在公共执行单元中执行诸如随机播放和移位操作的各种指令类型。 描述和要求保护其他实施例。

公开(公告)号：US07290123B2

公开(公告)日：2007-10-30

申请号：US10849025

申请日：2004-05-20

申请人： Tal Gat

发明人： Tal Gat

IPC分类号： G06F9/42

CPC分类号： G06F9/325 ,  G06F9/3844

摘要： A loop detector with an array to store a counter of loop iterations, where the number of entries in the array may be, for example, smaller than the number of entries in the loop detector. Entries in the array may, for example, be associated with more than one entry in the loop detector. The array may store, for example, a counter of speculative iterations of a loop or, for example, a number of actual iterations of a loop.

摘要翻译： 具有用于存储循环迭代的计数器的阵列的环路检测器，其中阵列中的条目数可以例如小于环路检测器中的条目数。 阵列中的条目可以例如与环路检测器中的多于一个条目相关联。 阵列可以存储例如循环的推测性迭代的计数器，或者例如循环的实际迭代次数。

公开(公告)号：US07761694B2

公开(公告)日：2010-07-20

申请号：US11478884

申请日：2006-06-30

申请人： Mohammad Abdallah ,  Hon Shing Lau ,  Shou-Wen Fu ,  Aviel Timor ,  Tal Gat

发明人： Mohammad Abdallah ,  Hon Shing Lau ,  Shou-Wen Fu ,  Aviel Timor ,  Tal Gat

IPC分类号： G06F7/38 ,  G06F7/00

CPC分类号： G06F9/30032 ,  G06F9/30036

摘要： In one embodiment, the present invention includes a method for receiving first and second data operands in a common execution unit and manipulating the operands responsive to an instruction to generate an output according to local control signals of a local controller of the execution unit. Various instruction types such as shuffle and shift operations may be performed in the common execution unit in a single cycle. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在公共执行单元中接收第一和第二数据操作数的方法，并且响应于根据执行单元的本地控制器的本地控制信号产生输出的指令操纵操作数。 可以在单个周期中在公共执行单元中执行诸如随机播放和移位操作的各种指令类型。 描述和要求保护其他实施例。

公开(公告)号：US07430657B2

公开(公告)日：2008-09-30

申请号：US10748173

申请日：2003-12-31

申请人： Tal Gat ,  Franck Sala ,  Eran Altshuler

发明人： Tal Gat ,  Franck Sala ,  Eran Altshuler

IPC分类号： G06F9/00

CPC分类号： G06F9/3806 ,  G06F9/3844

摘要： A system, method and device for storing branch predictions in a queue that may be connected to a branch prediction unit, and for delivering the stored predictions to an instruction fetch unit. A look up may be made of for example two sequential lines, and for example a segmented cache of a branch prediction unit may generate predictions of an address having an even numbered index by referring to for example a first side of the cache, and an address with an odd numbered index by referring to for example a second side of the cache. Branch predictions for two sequential lines may be generated during for example a prediction period such as two clock cycles. In some embodiments, a next instruction pointer of a branch prediction unit may be independent or decoupled from of a next instruction pointer of an instruction fetch unit.

摘要翻译： 一种用于在可以连接到分支预测单元的队列中存储分支预测并将所存储的预测传送到指令获取单元的系统，方法和装置。 可以例如查找两个连续的行，并且例如分支预测单元的分段高速缓存可以通过参考例如高速缓存的第一侧来生成具有偶数索引的地址的预测，以及地址 通过参考例如高速缓存的第二侧的奇数索引。 可以在例如两个时钟周期的预测周期期间产生两条连续线的分支预测。 在一些实施例中，分支预测单元的下一个指令指针可以与指令获取单元的下一个指令指针是独立的或去耦合的。

公开(公告)号：US20050149708A1

公开(公告)日：2005-07-07

申请号：US10748173

申请日：2003-12-31

申请人： Tal Gat ,  Franck Sala ,  Eran Altshuler

发明人： Tal Gat ,  Franck Sala ,  Eran Altshuler

IPC分类号： G06F9/38 ,  G06F9/44

CPC分类号： G06F9/3806 ,  G06F9/3844

摘要： A system, method and device for storing branch predictions in a queue that may be connected to a branch prediction unit, and for delivering the stored predictions to an instruction fetch unit. A look up may be made of for example two sequential lines, and for example a segmented cache of a branch prediction unit may generate predictions of an address having an even numbered index by referring to for example a first side of the cache, and an address with an odd numbered index by referring to for example a second side of the cache. Branch predictions for two sequential lines may be generated during for example a prediction period such as two clock cycles. In some embodiments, a next instruction pointer of a branch prediction unit may be independent or decoupled from of a next instruction pointer of an instruction fetch unit.

摘要翻译： 一种用于在可以连接到分支预测单元的队列中存储分支预测并将所存储的预测传送到指令获取单元的系统，方法和装置。 可以例如查找两个连续的行，并且例如分支预测单元的分段高速缓存可以通过参考例如高速缓存的第一侧来生成具有偶数索引的地址的预测，以及地址 通过参考例如高速缓存的第二侧的奇数索引。 可以在例如两个时钟周期的预测周期期间产生两条连续线的分支预测。 在一些实施例中，分支预测单元的下一个指令指针可以与指令获取单元的下一个指令指针是独立的或去耦合的。