公开(公告)号：US5694073A

公开(公告)日：1997-12-02

申请号：US560768

申请日：1995-11-21

申请人： Timothy J. Coots ,  Phat C. Truong ,  Sung-Wei Lin ,  Tim M. Coffman ,  Ming-Bo Liu ,  Ronald J. Syzdek

发明人： Timothy J. Coots ,  Phat C. Truong ,  Sung-Wei Lin ,  Tim M. Coffman ,  Ming-Bo Liu ,  Ronald J. Syzdek

IPC分类号： G01K7/00 ,  G01R19/00 ,  G05F3/24 ,  G05F3/26 ,  H03K17/14 ,  H03K17/16 ,  H03K17/687 ,  H03K19/003 ,  G05F3/02

CPC分类号： G05F3/262 ,  G05F3/247 ,  H03K19/00384

摘要： A supply-voltage detecting stage (11) that supplies first and second reference currents (I.sub.REFP and I.sub.REFN) which vary with the supply voltage (V.sub.cc) and are coupled by first and second gain stages (12A and 12B), respectively, to first and second temperature-detecting stages (13A and 13B), respectively. First and second temperature-detecting stages (13A and 13B) increase the coupled reference currents (I.sub.REFP and I.sub.REFN), respectively, to compensate for temperature increase through use temperature-sensitive, long-channel transistors (M34-M37 and M42-M45), supplying temperature and supply-voltage compensated output bias voltages at output terminals (MIRN and MIRP).

摘要翻译： 电源电压检测级（11），其提供第一和第二参考电流（IREFP和IREFN），其随着电源电压（Vcc）而变化并分别由第一和第二增益级（12A和12B）耦合到第一和第二增益级 第二温度检测级（13A和13B）。 第一和第二温度检测级（13A和13B）分别增加耦合的参考电流（IREFP和IREFN），以通过使用温度敏感的长沟道晶体管（M34-M37和M42-M45）补偿温度升高， 在输出端子（MIRN和MIRP）提供温度和电源电压补偿输出偏置电压。

公开(公告)号：US5668769A

公开(公告)日：1997-09-16

申请号：US560229

申请日：1995-11-21

申请人： Tim M. Coffman ,  Ronald J. Syzdek ,  Timothy J. Coots ,  Phat C. Truong ,  Sung-Wei Lin

发明人： Tim M. Coffman ,  Ronald J. Syzdek ,  Timothy J. Coots ,  Phat C. Truong ,  Sung-Wei Lin

IPC分类号： G11C11/41 ,  G11C7/22 ,  G11C11/409 ,  G11C7/00

CPC分类号： G11C7/22

摘要： The method of this invention prevents transient currents at high-frequency disable cycles and disables DC current paths after a minimum delay time, thereby reducing power dissipation. This invention includes a delay circuit functioning to prevent disablement of DC paths where chip-disable times occur at intervals below a minimum duration. The result is a decrease in the number of undesired voltage drops on internal power buses due to transient currents. The method detects external chip-disable pulses that occur before a minimum time duration, then prevents those pulses from powering down internal direct-current paths. At the same time, the output driver high impedance functionality of the chip-disable signal is preserved.

摘要翻译： 本发明的方法防止在高频禁用周期的瞬态电流，并且在最小延迟时间之后禁用直流电流路径，从而降低功耗。 本发明包括延迟电路，其功能是防止在低于最小持续时间的间隔下发生芯片禁止时间的DC路径的禁用。 结果是由于瞬态电流，内部电力总线上的不期望的电压降的数量减少。 该方法检测在最小持续时间之前发生的外部芯片禁止脉冲，然后防止这些脉冲掉电内部直流路径。 同时，保持了芯片禁止信号的输出驱动器高阻抗功能。