公开(公告)号：US20080313581A1

公开(公告)日：2008-12-18

申请号：US11762832

申请日：2007-06-14

申请人： Veit Gernhoefer ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Stephen L. Runyon ,  Leon J. Sigal ,  Robert F. Walker ,  Pieter J. Woeltgens ,  Xiaoyun K. Wu ,  Xin Yuan

发明人： Veit Gernhoefer ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Stephen L. Runyon ,  Leon J. Sigal ,  Robert F. Walker ,  Pieter J. Woeltgens ,  Xiaoyun K. Wu ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： Methods of independently migrating a hierarchical design are disclosed. A method for migrating a macro in an integrated circuit comprises: determining an interface strategy between a base cell in the macro and the macro, the base cell including an interface element involved in the interface strategy; migrating the base cell independently with respect to the macro based on the interface strategy; initially scaling the macro; swapping the migrated base cell into the macro; and legalizing content of the initially scaled macro.

摘要翻译： 公开了独立迁移分层设计的方法。 一种用于迁移集成电路中的宏的方法，包括：确定宏中的基本单元与宏之间的接口策略，所述基本单元包括接口策略中涉及的接口元素; 基于接口策略相对于宏独立地移动基站; 最初缩放宏; 将迁移的基本单元交换到宏中; 并使初始缩放的宏的内容合法化。

公开(公告)号：US07568173B2

公开(公告)日：2009-07-28

申请号：US11762832

申请日：2007-06-14

申请人： Veit Gernhoefer ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Stephen L. Runyon ,  Leon J. Sigal ,  Robert F. Walker ,  Pieter J. Woeltgens ,  Xiaoyun K. Wu ,  Xin Yuan

发明人： Veit Gernhoefer ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Stephen L. Runyon ,  Leon J. Sigal ,  Robert F. Walker ,  Pieter J. Woeltgens ,  Xiaoyun K. Wu ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： Methods of independently migrating a hierarchical design are disclosed. A method for migrating a macro in an integrated circuit comprises: determining an interface strategy between a base cell in the macro and the macro, the base cell including an interface element involved in the interface strategy; migrating the base cell independently with respect to the macro based on the interface strategy; initially scaling the macro; swapping the migrated base cell into the macro; and legalizing content of the initially scaled macro.

摘要翻译： 公开了独立迁移分层设计的方法。 一种用于迁移集成电路中的宏的方法，包括：确定宏中的基本单元与宏之间的接口策略，所述基本单元包括接口策略中涉及的接口元素; 基于接口策略相对于宏独立地移动基站; 最初缩放宏; 将迁移的基本单元交换到宏中; 并使初始缩放的宏的内容合法化。

公开(公告)号：US07865848B2

公开(公告)日：2011-01-04

申请号：US11846017

申请日：2007-08-28

申请人： Veit Gernhoefer ,  Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Stephen L. Runyon ,  Robert F. Walker ,  Bruce C. Wheeler

发明人： Veit Gernhoefer ,  Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Stephen L. Runyon ,  Robert F. Walker ,  Bruce C. Wheeler

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： A method of layout optimization containing parameterized cells includes reading a physical design containing parameterized cells, creating a new version for each of usage of a given parameterized cell. The method optimizes physical design shapes of each new version of the parameterized cell by assigning variables to parameters of the parameterized cell according to a desired objective. Then, the method updates the parameters of each new version of the parameterized cell and replaces each new version of the parameterized cell with an instance of the parameterized cell having updated parameters. The method can optionally adjust physical design shapes based on constraints related to the parameters.

摘要翻译： 包含参数化单元格的布局优化方法包括读取包含参数化单元格的物理设计，为给定参数化单元格的每个使用创建新版本。 该方法通过根据期望的目标将参数分配给参数化单元的参数来优化每个新版本的参数化单元的物理设计形状。 然后，该方法更新参数化单元的每个新版本的参数，并用具有更新参数的参数化单元的实例替换参数化单元的每个新版本。 该方法可以基于与参数相关的约束来可选地调整物理设计形状。

公开(公告)号：US20090064061A1

公开(公告)日：2009-03-05

申请号：US11846017

申请日：2007-08-28

申请人： Veit Gernhoefer ,  Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Stephen L. Runyon ,  Robert F. Walker ,  Bruce C. Wheeler

发明人： Veit Gernhoefer ,  Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Stephen L. Runyon ,  Robert F. Walker ,  Bruce C. Wheeler

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： A method of layout optimization containing parameterized cells includes reading a physical design containing parameterized cells, creating a new version for each of usage of a given parameterized cell. The method optimizes physical design shapes of each new version of the parameterized cell by assigning variables to parameters of the parameterized cell according to a desired objective. Then, the method updates the parameters of each new version of the parameterized cell and replaces each new version of the parameterized cell with an instance of the parameterized cell having updated parameters. The method can optionally adjust physical design shapes based on constraints related to the parameters.

摘要翻译： 包含参数化单元格的布局优化方法包括读取包含参数化单元格的物理设计，为给定参数化单元格的每个使用创建新版本。 该方法通过根据期望的目标将参数分配给参数化单元的参数来优化每个新版本的参数化单元的物理设计形状。 然后，该方法更新参数化单元的每个新版本的参数，并用具有更新参数的参数化单元的实例替换参数化单元的每个新版本。 该方法可以基于与参数相关的约束来可选地调整物理设计形状。

公开(公告)号：US07735042B2

公开(公告)日：2010-06-08

申请号：US11831998

申请日：2007-08-01

申请人： Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Robert F. Walker ,  Xin Yuan

发明人： Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： A method, system and program product for context aware sub-circuit layout modification are disclosed. The method may include defining at least one context for the sub-circuit for each circuit that uses the sub-circuit; in the case that a plurality of contexts are defined, minimizing a number of contexts for the sub-circuit by combining contexts into at least one stage; placing each stage into a staged layout; and modifying the sub-circuit by modifying the staged layout.

摘要翻译： 公开了一种用于上下文感知子电路布局修改的方法，系统和程序产品。 该方法可以包括为使用子电路的每个电路定义用于子电路的至少一个上下文; 在定义多个上下文的情况下，通过将上下文合并到至少一个级中来最小化子电路的上下文数量; 将每个阶段放置在分阶段布局中; 并通过修改分段布局修改子电路。

公开(公告)号：US20090037851A1

公开(公告)日：2009-02-05

申请号：US11831998

申请日：2007-08-01

申请人： Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Robert F. Walker ,  Xin Yuan

发明人： Michael S. Gray ,  Matthew T. Guzowski ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： A method, system and program product for context aware sub-circuit layout modification are disclosed. The method may include defining at least one context for the sub-circuit for each circuit that uses the sub-circuit; in the case that a plurality of contexts are defined, minimizing a number of contexts for the sub-circuit by combining contexts into at least one stage; placing each stage into a staged layout; and modifying the sub-circuit by modifying the staged layout.

摘要翻译： 公开了一种用于上下文感知子电路布局修改的方法，系统和程序产品。 该方法可以包括为使用子电路的每个电路定义用于子电路的至少一个上下文; 在定义多个上下文的情况下，通过将上下文合并到至少一个级中来最小化子电路的上下文数量; 将每个阶段放置在分阶段布局中; 并通过修改分段布局修改子电路。

公开(公告)号：US07761821B2

公开(公告)日：2010-07-20

申请号：US11837732

申请日：2007-08-13

申请人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

发明人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50 ,  G06F9/455

CPC分类号： G06F17/5077 ,  G06F17/5068

摘要： A method, system and program product for migrating an integrated circuit (IC) design from a source technology without radical design restrictions (RDR) to a target technology with RDR, are disclosed. The invention implements a minimum layout perturbation approach that addresses the RDR requirements. The invention also solves the problem of inserting dummy shapes where required, and extending the lengths of the critical shapes and/or the dummy shapes to meet ‘edge coverage’ requirements.

摘要翻译： 公开了一种用于将集成电路（IC）设计从没有激进设计限制（RDR）的源技术迁移到具有RDR的目标技术的方法，系统和程序产品。 本发明实现了解决RDR要求的最小布局扰动方法。 本发明还解决了在需要时插入虚拟形状的问题，并且延伸临界形状和/或虚拟形状的长度以满足“边缘覆盖”要求。

公开(公告)号：US07302651B2

公开(公告)日：2007-11-27

申请号：US10904225

申请日：2004-10-29

申请人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

发明人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50 ,  G03F1/00 ,  G03C5/00 ,  G01R31/26

CPC分类号： G06F17/5077 ,  G06F17/5068

摘要： A method, system and program product for migrating an integrated circuit (IC) design from a source technology without radical design restrictions (RDR) to a target technology with RDR, are disclosed. The invention implements a minimum layout perturbation approach that addresses the RDR requirements. The invention also solves the problem of inserting dummy shapes where required, and extending the lengths of the critical shapes and/or the dummy shapes to meet ‘edge coverage’ requirements.

摘要翻译： 公开了一种用于将集成电路（IC）设计从没有激进设计限制（RDR）的源技术迁移到具有RDR的目标技术的方法，系统和程序产品。 本发明实现了解决RDR要求的最小布局扰动方法。 本发明还解决了在需要时插入虚拟形状的问题，并且延伸临界形状和/或虚拟形状的长度以满足“边缘覆盖”要求。

公开(公告)号：US07257783B2

公开(公告)日：2007-08-14

申请号：US10905008

申请日：2004-12-09

申请人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

发明人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F17/5068

摘要： A method, system and program product for migrating an integrated circuit (IC) design from a source technology without radical design restrictions (RDR) to a target technology with RDR, are disclosed. Also, a method, system and program product for migrating an integrated circuit design from a source technology without RDR to a target technology with RDR in which space may be reserved for late insertion of a feature and in which migration first occurs in a primary compaction direction having less tolerant ground rules.

摘要翻译： 公开了一种用于将集成电路（IC）设计从没有激进设计限制（RDR）的源技术迁移到具有RDR的目标技术的方法，系统和程序产品。 另外，一种用于将集成电路设计从没有RDR的源技术迁移到具有RDR的目标技术的方法，系统和程序产品，其中可以保留用于后期插入特征的空间，并且首先在初始压实方向上发生迁移 具有较差的基本规则。

公开(公告)号：US08464189B2

公开(公告)日：2013-06-11

申请号：US12726413

申请日：2010-03-18

申请人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

发明人： Robert J. Allen ,  Cam V. Endicott ,  Fook-Luen Heng ,  Jason D. Hibbeler ,  Kevin W. McCullen ,  Rani Narayan ,  Robert F. Walker ,  Xin Yuan

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F17/5068

摘要： A method, system and program product for migrating an integrated circuit (IC) design from a source technology without radical design restrictions (RDR) to a target technology with RDR, are disclosed. The invention implements a minimum layout perturbation approach that addresses the RDR requirements. The invention also solves the problem of inserting dummy shapes where required, and extending the lengths of the critical shapes and/or the dummy shapes to meet ‘edge coverage’ requirements.

摘要翻译： 公开了一种用于将集成电路（IC）设计从没有激进设计限制（RDR）的源技术迁移到具有RDR的目标技术的方法，系统和程序产品。 本发明实现了解决RDR要求的最小布局扰动方法。 本发明还解决了在需要时插入虚拟形状的问题，并且延伸临界形状和/或虚拟形状的长度以满足“边缘覆盖”要求。