公开(公告)号：US20160225868A1

公开(公告)日：2016-08-04

申请号：US14989154

申请日：2016-01-06

申请人： Wan-Don KIM ,  Oh-Seong KWON ,  Hoon-Joo NA ,  Hyeok-Jun SON ,  Jae-Yeol SONG ,  Sung-Kee HAN ,  Sang-Jin HYUN

发明人： Wan-Don KIM ,  Oh-Seong KWON ,  Hoon-Joo NA ,  Hyeok-Jun SON ,  Jae-Yeol SONG ,  Sung-Kee HAN ,  Sang-Jin HYUN

IPC分类号： H01L29/49 ,  H01L29/423 ,  H01L27/088

CPC分类号： H01L29/4966 ,  H01L21/823431 ,  H01L21/82345 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/42364 ,  H01L29/4238

摘要： A semiconductor device includes a first transistor comprising a first dielectric film on a substrate and a first work function metal film of a first conductivity type on the first dielectric film, a second transistor comprising a second dielectric film on the substrate and a second work function metal film of the first conductivity type on the second dielectric film, and a third transistor comprising a third dielectric film on the substrate and a third work function metal film of the first conductivity type on the third dielectric film. The first dielectric film comprises a work function tuning material and the second dielectric film does not comprise the work function tuning material. The first work function metal film has different thickness than the third work function metal film. Related methods are also described.

摘要翻译： 半导体器件包括：第一晶体管，包括在基板上的第一电介质膜和第一电介质膜上的第一导电类型的第一功函数金属膜，第二晶体管，其在基板上包括第二电介质膜，第二功函数金属 第二电介质膜上的第一导电类型的膜，以及在基板上包括第三电介质膜的第三晶体管和在第三介电膜上的第一导电类型的第三功函数金属膜。 第一电介质膜包括功函数调谐材料，第二电介质膜不包括功函调谐材料。 第一功能金属膜的厚度与第三功函数金属膜的厚度不同。 还描述了相关方法。

公开(公告)号：US20120329262A1

公开(公告)日：2012-12-27

申请号：US13528068

申请日：2012-06-20

申请人： Hoon-Joo NA ,  Hyung-Seok Hong ,  Sang-Bom Kang ,  Hyeok-Jun Son ,  June-Hee Lee ,  Jeong-Hee Han ,  Sang-Jin Hyun

发明人： Hoon-Joo NA ,  Hyung-Seok Hong ,  Sang-Bom Kang ,  Hyeok-Jun Son ,  June-Hee Lee ,  Jeong-Hee Han ,  Sang-Jin Hyun

IPC分类号： H01L21/8238

CPC分类号： H01L29/4958 ,  H01L21/82345 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0922 ,  H01L27/0928 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78

摘要： A method for manufacturing a semiconductor may include providing a substrate having first and second regions defined therein, forming an interlayer dielectric layer including first and second trenches formed in the first and second regions, respectively, and conformally forming a gate dielectric layer along a top surface of the interlayer dielectric layer, side and bottom surfaces of the first trench and side, and bottom surfaces of the second trench. An etch stop dielectric layer may be formed on the gate dielectric layer, a first metal layer may be formed to fill the first and second trenches, and the first metal layer in the first region may be removed using the etch stop dielectric layer as an etch stopper.

摘要翻译： 制造半导体的方法可以包括提供其中限定有第一和第二区域的基板，分别形成层间电介质层，该层间绝缘层包括分别形成在第一和第二区域中的第一和第二沟槽，并沿着顶表面保形地形成栅介电层 层间介质层，第一沟槽和侧面的侧表面和底表面以及第二沟槽的底表面。 可以在栅极介电层上形成蚀刻停止介电层，可以形成第一金属层以填充第一和第二沟槽，并且可以使用蚀刻停止介电层作为蚀刻来去除第一区域中的第一金属层 塞子。

公开(公告)号：US20120292715A1

公开(公告)日：2012-11-22

申请号：US13445667

申请日：2012-04-12

申请人： Hyung-Seok HONG ,  Sang-Jin HYUN ,  Hong-Bae PARK ,  Hoon-Joo NA ,  Hye-Lan LEE

发明人： Hyung-Seok HONG ,  Sang-Jin HYUN ,  Hong-Bae PARK ,  Hoon-Joo NA ,  Hye-Lan LEE

IPC分类号： H01L27/088

CPC分类号： H01L21/823437 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795

摘要： A method of manufacturing a semiconductor device, a semiconductor device and systems incorporating the same include transistors having a gate metal doped with impurities. An altered work function of the transistor may alter a threshold voltage of the transistor. In certain embodiments, a gate metal of a first MOSFET is doped with impurities. A gate metal of a second MOSFET may be left undoped, doped with the same impurities with a different concentration, and/or doped with different impurities. In some embodiments, the MOSFETs are FinFETs, and the doping may be a conformal doping

摘要翻译： 制造半导体器件的方法，半导体器件和结合其的系统包括掺杂有杂质的栅极金属的晶体管。 晶体管的改变的功函数可以改变晶体管的阈值电压。 在某些实施例中，第一MOSFET的栅极金属掺杂有杂质。 第二MOSFET的栅极金属可以不掺杂，掺杂有不同浓度的相同杂质和/或掺杂有不同杂质。 在一些实施例中，MOSFET是FinFET，并且掺杂可以是共形掺杂