公开(公告)号：US20060172556A1

公开(公告)日：2006-08-03

申请号：US11344998

申请日：2006-02-01

申请人： Wayne Bather ,  Narendra Mehta ,  Troy Yocum

发明人： Wayne Bather ,  Narendra Mehta ,  Troy Yocum

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： C23C16/345 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/3125 ,  H01L21/3185 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： The present invention provides a method for manufacturing a semiconductor device as well as a semiconductor device. The method, among other steps, may include forming a gate structure (230) over a substrate (210), and forming a strain inducing film (330, 520, 530 or 810) over the substrate (210) and proximate the gate structure (230), the strain inducing film (330, 520, 530 or 810) comprising a bis t-butylaminosilane (BTBAS) silicon nitride layer formed using ratio of bis t-butylaminosilane (BTBAS) to ammonia (NH3) of 1:1 or greater.

摘要翻译： 本发明提供一种半导体器件的制造方法以及半导体器件。 除了其他步骤之外，该方法可以包括在衬底（210）上形成栅极结构（230），并且在衬底（210）上并且靠近栅极结构（210）处形成应变诱导膜（330,520,530或810） 230），包含使用双叔丁基氨基硅烷（BTBAS）与氨（NH 3）的比率形成的双叔丁基氨基硅烷（BTBAS）氮化硅层的应变诱导膜（330,520,530或810） >）为1：1或更大。

公开(公告)号：US20050101101A1

公开(公告)日：2005-05-12

申请号：US10703387

申请日：2003-11-06

申请人： Juanita DeLoach ,  Freidoon Mehrad ,  Brian Trentman ,  Troy Yocum

发明人： Juanita DeLoach ,  Freidoon Mehrad ,  Brian Trentman ,  Troy Yocum

IPC分类号： H01L21/762 ,  H01L21/76

CPC分类号： H01L21/76232

摘要： In one embodiment, a method for forming a semiconductor structure in manufacturing a semiconductor device includes providing a pad layer on a surface of a substrate, providing a nitride layer on the pad layer, and providing a sacrificial oxide layer on the nitride layer. In a first etching step, at least the sacrificial oxide and nitride layers are etched to define opposing substantially vertical surfaces of at least the sacrificial oxide and nitride layers. In a second etching step, the nitride layer is etched such that the opposing substantially vertical surfaces of the nitride layer are recessed from the opposing substantially vertical surfaces of the sacrificial oxide layer, the sacrificial oxide layer substantially preventing the nitride layer from decreasing in thickness as a result of the etching of the nitride layer. In a third etching step, the substrate is etched to form a trench extending into the substrate for purposes of defining one or more isolation regions adjacent the trench.

摘要翻译： 在一个实施例中，在制造半导体器件中形成半导体结构的方法包括在衬底的表面上提供焊盘层，在焊盘层上提供氮化物层，并在氮化物层上提供牺牲氧化物层。 在第一蚀刻步骤中，至少牺牲氧化物层和氮化物层被蚀刻以限定至少牺牲氧化物层和氮化物层的相对的基本垂直的表面。 在第二蚀刻步骤中，蚀刻氮化物层，使得氮化物层的相对的基本上垂直的表面从牺牲氧化物层的相对的基本上垂直的表面凹陷，牺牲氧化物层基本上防止氮化物层的厚度减小 蚀刻氮化物层的结果。 在第三蚀刻步骤中，蚀刻衬底以形成延伸到衬底中的沟槽，用于限定与沟槽相邻的一个或多个隔离区域。

公开(公告)号：US20050250337A1

公开(公告)日：2005-11-10

申请号：US11179316

申请日：2005-07-12

申请人： Mona Eissa ,  Troy Yocum

发明人： Mona Eissa ,  Troy Yocum

IPC分类号： H01L21/3065 ,  C23F4/00 ,  H01L21/321 ,  H01L21/3213 ,  H01L21/44 ,  H01L21/768

CPC分类号： H01L21/76843 ,  C23F4/00 ,  H01L21/32115 ,  H01L21/32136 ,  H01L21/76838 ,  H01L21/7684 ,  H01L21/76862 ,  H01L21/76865

摘要： The invention describes a method for the selective dry etching of tantalum and tantalum nitride films. Tantalum nitride layers (30) are often used in semiconductor manufacturing. The semiconductor substrate is exposed to a reducing plasma chemistry which passivates any exposed copper (40). The tantalum or tantalum nitride films are selectively removed using an oxidizing plasma chemistry.

摘要翻译： 本发明描述了一种用于钽和氮化钽膜的选择性干蚀刻的方法。 通常在半导体制造中使用氮化钽层（30）。 将半导体衬底暴露于钝化任何暴露的铜（40）的还原等离子体化学。 使用氧化等离子体化学物质选择性地除去钽或氮化钽膜。