公开(公告)号：US20080282100A1

公开(公告)日：2008-11-13

申请号：US11744898

申请日：2007-05-07

申请人： Wei-Jen Chen ,  Chien-Chung Chen ,  Hung-Der Lin ,  Siou-Shen Lin ,  Ching-hsiang Liao

发明人： Wei-Jen Chen ,  Chien-Chung Chen ,  Hung-Der Lin ,  Siou-Shen Lin ,  Ching-hsiang Liao

IPC分类号： G06F1/00

CPC分类号： G06F1/3203 ,  G06F9/4418 ,  Y02D10/44

摘要： Power management methods for integrated circuits are disclosed. A system core block is disposed in a chip and comprises a central processing unit. A power control block is disposed in the chip and comprises a power management mechanism coupled to a power supply to control the supply of power to the system core block. The power management mechanism outputs a power down signal and stops supply of power to the system core block according to a power saving mode setting signal from the central processor unit and starts the supply of power to the system core block according to a power saving mode release signal.

摘要翻译： 公开了集成电路的电源管理方法。 系统核心块设置在芯片中并且包括中央处理单元。 功率控制块设置在芯片中，并且包括耦合到电源的功率管理机构，以控制对系统核心块的供电。 功率管理机构根据来自中央处理器单元的省电模式设定信号输出掉电信号，停止对系统核心块的供电，并根据省电模式释放开始向系统核心块供电 信号。

公开(公告)号：US07831847B2

公开(公告)日：2010-11-09

申请号：US11744898

申请日：2007-05-07

申请人： Wei-Jen Chen ,  Chien-Chung Chen ,  Hung-Der Lin ,  Siou-Shen Lin ,  Ching-hsiang Liao

发明人： Wei-Jen Chen ,  Chien-Chung Chen ,  Hung-Der Lin ,  Siou-Shen Lin ,  Ching-hsiang Liao

IPC分类号： G06F1/00 ,  G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F9/4418 ,  Y02D10/44

摘要： Power management methods for integrated circuits are disclosed. A system core block is disposed in a chip and comprises a central processing unit. A power control block is disposed in the chip and comprises a power management mechanism coupled to a power supply to control the supply of power to the system core block. The power management mechanism outputs a power down signal and stops supply of power to the system core block according to a power saving mode setting signal from the central processor unit and starts the supply of power to the system core block according to a power saving mode release signal.

摘要翻译： 公开了集成电路的电源管理方法。 系统核心块设置在芯片中并且包括中央处理单元。 功率控制块设置在芯片中，并且包括耦合到电源的功率管理机构，以控制对系统核心块的供电。 功率管理机构根据来自中央处理器单元的省电模式设定信号输出掉电信号，停止对系统核心块的供电，并根据省电模式释放开始向系统核心块供电 信号。

公开(公告)号：US20130127990A1

公开(公告)日：2013-05-23

申请号：US13575608

申请日：2010-10-09

申请人： Hung-Der Lin ,  Te-Chi Hsiao ,  Bin-Jung Tsai ,  Kuan-Yi Lin ,  Chuang-Chi Chiou ,  Pin-Huan Hsu ,  Yang-Tse Li ,  Chi-Cheng Ju

发明人： Hung-Der Lin ,  Te-Chi Hsiao ,  Bin-Jung Tsai ,  Kuan-Yi Lin ,  Chuang-Chi Chiou ,  Pin-Huan Hsu ,  Yang-Tse Li ,  Chi-Cheng Ju

IPC分类号： H04N13/00

CPC分类号： H04N13/139 ,  H04N13/161 ,  H04N13/261 ,  H04N2213/007

摘要： An exemplary video processing apparatus includes a first detection unit, a second detection unit, a format conversion control unit, and a format conversion processing unit. The first detection unit detects a video format of a video input. The second detection unit detects a display capability of a display device. The format conversion control unit determines whether the video input has a three-dimensional (3D) video format or a two-dimensional (2D) video format by referring to the detected video format, determines whether the display device supports a 3D video format or a 2D video format by referring to the detected display capability, and accordingly generates a control signal. The format conversion processing unit is controlled by the control signal to generate a video output satisfying the detected display capability according to the video input when the video input does not satisfy the detected display capability.

摘要翻译： 示例性视频处理设备包括第一检测单元，第二检测单元，格式转换控制单元和格式转换处理单元。 第一检测单元检测视频输入的视频格式。 第二检测单元检测显示装置的显示能力。 格式转换控制单元通过参考检测到的视频格式来确定视频输入是否具有三维（3D）视频格式或二维（2D）视频格式，确定显示设备是否支持3D视频格式或 2D视频格式，并且因此产生控制信号。 当视频输入不满足检测到的显示能力时，格式转换处理单元由控制信号控制，以根据视频输入产生满足检测到的显示能力的视频输出。

公开(公告)号：US20100128802A1

公开(公告)日：2010-05-27

申请号：US12276422

申请日：2008-11-24

申请人： Yang-Hung Shih ,  Hung-Der Lin ,  Tang-Hung Po ,  Sau-Kwo Chiu

发明人： Yang-Hung Shih ,  Hung-Der Lin ,  Tang-Hung Po ,  Sau-Kwo Chiu

IPC分类号： H04N11/02

CPC分类号： H04N5/265 ,  H04N5/44508 ,  H04N7/0806 ,  H04N21/431 ,  H04N21/44016

摘要： A video processing circuit includes a video generating unit for generating a video output stream, a graphic generating unit for providing a graphical stream, and a communication interface circuit coupled to the video generating unit and the graphic generating unit. The communication interface circuit has a first mode provided for mixing the video output stream and the graphical stream to transmit a mixed video output stream through a channel and a second mode provided for merging the video output stream and the graphical stream to transmit a first merged signal through the channel. In the second mode, the communication interface circuit merges the video output stream and the graphical stream by increasing a working frequency of the communication interface circuit to increase bandwidths of the channel, using positions for transmitting a portion of video control signals in the video output stream to transmit the graphical stream, and compressing the video output stream.

摘要翻译： 视频处理电路包括用于产生视频输出流的视频产生单元，用于提供图形流的图形生成单元以及耦合到视频产生单元和图形生成单元的通信接口电路。 通信接口电路具有第一模式，用于混合视频输出流和图形流以通过通道传输混合视频输出流，以及第二模式，用于合并视频输出流和图形流以传输第一合并信号 通过渠道。 在第二模式中，通信接口电路通过增加通信接口电路的工作频率来合并视频输出流和图形流，以增加通道的带宽，使用用于在视频输出流中发送视频控制信号的一部分的位置 传输图形流，并压缩视频输出流。