公开(公告)号：US20070239904A1

公开(公告)日：2007-10-11

申请号：US11304439

申请日：2005-12-14

申请人： William Cornelius ,  Paul Baker ,  Joseph Bratt

发明人： William Cornelius ,  Paul Baker ,  Joseph Bratt

IPC分类号： G06F3/00 ,  H05K7/10

CPC分类号： G06F1/22

摘要： A system that selectively couples one or more IC chips to card slots. The system contains a Z-bar switch which includes: a select input; a first IC port coupled to a first IC pin; a second IC port coupled to a second IC pin; a first card slot port coupled to a first card slot pin; and a second card slot port coupled to a second card slot pin. If the select input receives a first control pattern, the Z-bar switch is configured to: couple the first IC port to the first card slot port; and to couple the second IC port to the second card slot port. If the select input receives a second control pattern, the Z-bar switch is configured to: couple the first IC port to the second card slot port; leave the second IC port floating; and to leave the first card slot port floating.

摘要翻译： 将一个或多个IC芯片选择性地耦合到卡插槽的系统。 该系统包含一个Z-bar开关，它包括：一个选择输入; 耦合到第一IC引脚的第一IC端口; 耦合到第二IC引脚的第二IC端口; 耦合到第一卡槽销的第一卡槽口; 以及耦合到第二卡槽销的第二卡槽口。 如果选择输入接收到第一控制模式，则Z-bar开关被配置为：将第一IC端口耦合到第一卡插槽端口; 并将第二IC端口耦合到第二卡槽口。 如果选择输入接收到第二控制模式，则Z-bar开关被配置为：将第一IC端口耦合到第二卡插槽端口; 离开第二个IC端口; 并离开第一个卡槽口浮动。

公开(公告)号：US20070165035A1

公开(公告)日：2007-07-19

申请号：US11613093

申请日：2006-12-19

申请人： Jerome Duluk ,  Richard Hessel ,  Vaughn Arnold ,  Jack Benkual ,  Joseph Bratt ,  George Cuan ,  Stephen Dodgen ,  Emerson Fang ,  Zhaoyu Gong ,  Thomas Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew Papakipos ,  Jason Redgrave ,  Sushma Trivedi ,  Nathan Tuck ,  Shun Go ,  Lindy Fung ,  Tuan Nguyen ,  Joseph Grass ,  Bo Hung ,  Abraham Mammen ,  Abbas Rashid ,  Albert Tsay

发明人： Jerome Duluk ,  Richard Hessel ,  Vaughn Arnold ,  Jack Benkual ,  Joseph Bratt ,  George Cuan ,  Stephen Dodgen ,  Emerson Fang ,  Zhaoyu Gong ,  Thomas Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew Papakipos ,  Jason Redgrave ,  Sushma Trivedi ,  Nathan Tuck ,  Shun Go ,  Lindy Fung ,  Tuan Nguyen ,  Joseph Grass ,  Bo Hung ,  Abraham Mammen ,  Abbas Rashid ,  Albert Tsay

IPC分类号： G06T1/20

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： A deferred shading graphics pipeline processor and method are provided encompassing numerous substructures. Embodiments of the processor and method may include one or more of deferred shading, a tiled frame buffer, and multiple?stage hidden surface removal processing. In the deferred shading graphics pipeline, hidden surface removal is completed before pixel coloring is done. The pipeline processor comprises a command fetch and decode unit, a geometry unit, a mode extraction unit, a sort unit, a setup unit, a cull unit, a mode injection unit, a fragment unit, a texture unit, a Phong lighting unit, a pixel unit, and a backend unit.

摘要翻译： 提供了包括许多子结构的延迟着色图形流水线处理器和方法。 处理器和方法的实施例可以包括延迟着色，平铺帧缓冲器和多级隐藏表面去除处理中的一个或多个。 在延迟阴影图形管道中，在完成像素着色之前完成隐藏表面移除。 流水线处理器包括命令提取和解码单元，几何单元，模式提取单元，分类单元，设置单元，剔除单元，模式注入单元，片段单元，纹理单元，Phong照明单元， 像素单元和后端单元。