公开(公告)号：US06573160B2

公开(公告)日：2003-06-03

申请号：US09578404

申请日：2000-05-26

申请人： William J. Taylor, Jr. ,  Marius Orlowski ,  David C. Gilmer ,  Prasad V. Alluri ,  Christopher C. Hobbs ,  Michael J. Rendon ,  Iuval R. Clejan

发明人： William J. Taylor, Jr. ,  Marius Orlowski ,  David C. Gilmer ,  Prasad V. Alluri ,  Christopher C. Hobbs ,  Michael J. Rendon ,  Iuval R. Clejan

IPC分类号： H01L2120

CPC分类号： H01L21/02667 ,  H01L21/02381 ,  H01L21/2022 ,  H01L21/823807 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/6659

摘要： Techniques for forming gate dielectric layers (702) overlying amorphous substrate materials are presented. In addition, techniques for low temperature processing operations that allow for the use of amorphous silicon in doping operations are presented. The amorphous silicon regions (604, 606) are formed prior to formation of structures included in the gate structure (804) of the semiconductor device, where the gate structures (804) are preferably formed using low temperature operations that allow the amorphous silicon regions (604, 606) to remain in an amorphous state. Source/drain regions (1004, 1006) are formed in the amorphous silicon regions (604, 606), and then the substrate is annealed to recrystallize the amorphous regions.

摘要翻译： 提出了用于形成覆盖非晶衬底材料的栅介质层（702）的技术。 此外，提出了允许在掺杂操作中使用非晶硅的低温处理操作的技术。 在形成包括在半导体器件的栅极结构（804）中的结构之前形成非晶硅区域（604,606），其中栅极结构（804）优选地使用允许非晶硅区域（ 604,606）保持在非晶状态。 源极/漏极区（1004,1006）形成在非晶硅区（604,606）中，然后将衬底退火以使非晶区重结晶。

公开(公告)号：US06908822B2

公开(公告)日：2005-06-21

申请号：US10662832

申请日：2003-09-15

申请人： Michael J. Rendon ,  John M. Grant ,  Ross E. Noble

发明人： Michael J. Rendon ,  John M. Grant ,  Ross E. Noble

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/02 ,  H01L29/76 ,  H01L29/78 ,  H01L29/94

CPC分类号： H01L29/66492 ,  H01L21/26586 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7834

摘要： An insulating layer (24, 66, 82) is formed over a stack (14) of materials and a semiconductor substrate (12) and an implant is performed through the insulating layer into the semiconductor substrate. In one embodiment, spacers (26) are formed over the insulating layer (24), the insulating layer (24) is etched, and heavily doped regions (36) are formed adjacent the spacers. The spacers (26) are then removed and extension regions (50) and optional halo regions (46) are formed by implanting through the insulating layer (24). In one embodiment, the insulating layer (24) is in contact with the semiconductor substrate (12). In one embodiment, the stack (14) is a gate stack including a gate dielectric (18), a gate electrode (16), and an optional capping layer (22). The insulating layer (24, 66, 82) may include nitrogen, such as silicon nitride and aluminum nitride. In another embodiment, the insulating layer (24, 66, 82) may be hafnium oxide.

摘要翻译： 在材料的堆叠（14）和半导体衬底（12）上形成绝缘层（24,66,82），并且通过绝缘层将注入物执行到半导体衬底中。 在一个实施例中，间隔物（26）形成在绝缘层（24）之上，绝缘层（24）被蚀刻，并且在间隔物附近形成重掺杂区域（36）。 然后移除间隔件（26），并且通过注入绝缘层（24）形成延伸区域（50）和可选的卤素区域（46）。 在一个实施例中，绝缘层（24）与半导体衬底（12）接触。 在一个实施例中，堆叠（14）是包括栅极电介质（18），栅极电极（16）和可选的封盖层（22）的栅极堆叠。 绝缘层（24,66,82）可以包括氮，例如氮化硅和氮化铝。 在另一个实施例中，绝缘层（24,66,82）可以是氧化铪。