利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

3 条记录 (耗时 0.02 秒)

    Field programmable gate array device with antifuse overcurrent protection
    1.
    发明授权
    Field programmable gate array device with antifuse overcurrent protection 失效
    具有反熔丝过电流保护的现场可编程门阵列器件

    公开(公告)号：US5399923A

    公开(公告)日：1995-03-21

    申请号：US96324

    申请日：1993-07-26

    申请人： William S. Webster ,  David D. Wilmoth

    发明人： William S. Webster ,  David D. Wilmoth

    IPC分类号： H03K19/177 ,  H01H37/76

    CPC分类号： H03K19/17736 ,  H03K19/17704 ,  H03K19/17728 ,  H03K19/1778

    摘要： A field programmable gate array (10) having a plurality of logic modules (31-35) has a pair of driver circuits (51-52) connected between each logic module (31) and logic module interconnection tracks or lines (12-16, 20-23) (51-52). Each of the drivers (51-52) has an input connected to receive a common output signal from the associated logic module (31). The output from each of the driver circuits (51-52) is selectively connectable to one of the interconnection tracks by a different respective antifuse (27). The output of each driver circuit (51-52) has a current magnitude less than a level that would damage the antifuse (27) but greater than a predetermined level, so that the track capacitances can be charged as rapidly as possible to increase the propagation time of a signal in the array. In one embodiment (10), the respective logic module interconnection lines or tracks 12 to which the pair of antifuses are connected are different logic module interconnection lines (12, 13). In another embodiment (150), the respective logic module interconnection lines to which the pair of antifuses (185, 186) are connected are the same logic module interconnection line or track (186).

    摘要翻译： 具有多个逻辑模块（31-35）的现场可编程门阵列（10）具有连接在每个逻辑模块（31）和逻辑模块互连磁道或线路（12-16）之间的一对驱动电路（51-52） 20-23）（51-52）。 每个驱动器（51-52）具有连接的输入端以接收来自相关逻辑模块（31）的公共输出信号。 来自每个驱动电路（51-52）的输出可通过不同的相应的反熔丝（27）选择性地连接到一个互连磁道。 每个驱动器电路（51-52）的输出具有小于将损坏反熔丝（27）但大于预定电平的电平的电流幅值，使得轨道电容可以尽可能快地充电以增加传播 阵列中的信号时间。 在一个实施例（10）中，与逻辑模块互连线（12,13）不同的相应的逻辑模块互连线路或一对反熔丝对应的轨道12。 在另一实施例（150）中，连接一对反熔丝（185,186）的相应的逻辑模块互连线是相同的逻辑模块互连线或轨道（186）。

    Wired logic functions on FPGA's
    2.
    发明授权
    Wired logic functions on FPGA's 失效
    FPGA上的有线逻辑功能

    公开(公告)号：US5488317A

    公开(公告)日：1996-01-30

    申请号：US141339

    申请日：1993-10-22

    申请人： William S. Webster ,  David D. Wilmoth

    发明人： William S. Webster ,  David D. Wilmoth

    IPC分类号： H03K19/0185 ,  H03K19/177 ,  H03K19/088 ,  H03K19/094

    CPC分类号： H03K19/17788 ,  H03K19/018585 ,  H03K19/17704

    摘要： An FPGA having a plurality of logic modules with configurable output drivers (8) to enable outputs (y) of several logic modules to be wired together. The output driver (8) comprises a n-channel and a p-channel driver transistor (16, 20) which are connected to a signal (I/O) when no wired outputs (y) are desired. If two or more outputs (y) are to be connected to enable a wired logic function, p-channel transistor (16) is disabled. Then, a weak pull-up transistor (18) may be provided. Alternatively, a senseamp may be provided to the connected outputs (y).

    摘要翻译： 具有多个具有可配置输出驱动器（8）的逻辑模块的FPGA，以使多个逻辑模块的输出（y）能够连接在一起。 输出驱动器（8）包括在不需要有线输出（y）时连接到信号（I / O）的n沟道和p沟道驱动晶体管（16,20）。 如果要连接两个或更多个输出（y）以启用有线逻辑功能，则禁用p沟道晶体管（16）。 然后，可以提供弱上拉晶体管（18）。 或者，可以向连接的输出（y）提供感测器。