公开(公告)号：US20130182513A1

公开(公告)日：2013-07-18

申请号：US13611867

申请日：2012-09-12

申请人： Yoon-Joo EOM ,  Young-Jin JEON ,  Yong-Cheol BAE ,  Young-Chul CHO

发明人： Yoon-Joo EOM ,  Young-Jin JEON ,  Yong-Cheol BAE ,  Young-Chul CHO

IPC分类号： G11C5/14 ,  H03K19/003 ,  G11C7/00

CPC分类号： G11C7/1057 ,  G11C29/021 ,  G11C29/028 ,  G11C2207/2254 ,  H03K19/0005

摘要： Provided are a semiconductor memory device and a memory system including the same, which may calibrate a level of an output voltage in consideration of channel environment and a mismatch in on-die termination (ODT) resistance of a memory controller. The memory system includes a memory controller and a semiconductor memory device. The semiconductor memory device is configured to generate a reference voltage based on driving information of the memory controller, and calibrate an output voltage level based on a reference voltage when the semiconductor memory device is electrically connected to the memory controller.

摘要翻译： 提供了一种半导体存储器件和包括该半导体存储器件的存储器系统，其可以考虑到沟道环境和存储器控制器的管芯端接（ODT）电阻的不匹配来校准输出电压的电平。 存储器系统包括存储器控制器和半导体存储器件。 半导体存储器件被配置为基于存储器控制器的驱动信息生成参考电压，并且当半导体存储器件电连接到存储器控制器时，基于参考电压校准输出电压电平。

公开(公告)号：US20080061851A1

公开(公告)日：2008-03-13

申请号：US11852884

申请日：2007-09-10

申请人： Young-Jin JEON

发明人： Young-Jin JEON

IPC分类号： H03L7/089

CPC分类号： H03L7/089 ,  H03L7/0814 ,  H03L7/0818

摘要： A delay locked loop circuit is provided that can reduce bang-bang jitter in the circuit. In one embodiment, the delay locked loop circuit includes a phase detector, a first detection unit, a second detection unit, a delay unit, and a variable delay circuit. In the delay locked loop circuit, the variable delay circuit may be disabled or temporarily deactivated when two or more similar control signals are received to reduce bang-bang jitter in the circuit.

摘要翻译： 提供延迟锁定环路电路，可以减少电路中的爆炸抖动。 在一个实施例中，延迟锁定环电路包括相位检测器，第一检测单元，第二检测单元，延迟单元和可变延迟电路。 在延迟锁定环电路中，当接收到两个或更多个类似的控制信号以减少电路中的爆炸抖动时，可变延迟电路可被禁用或临时禁用。

公开(公告)号：US20070194956A1

公开(公告)日：2007-08-23

申请号：US11677021

申请日：2007-02-20

申请人： Young-Jin JEON

发明人： Young-Jin JEON

IPC分类号： H03M9/00

CPC分类号： H03M9/00

摘要： A serializer including a pull-up unit configured to pull up an output node, and a plurality of data select units configured to receive a plurality of input data signals. Each data select unit includes a pull-up device configured to pull up the output node in response to a corresponding input data signal, and a pull-down device configured to pull down the output node in response to the corresponding input data signal.

摘要翻译： 包括被配置为上拉输出节点的上拉单元的串行器以及被配置为接收多个输入数据信号的多个数据选择单元。 每个数据选择单元包括被配置为响应于相应的输入数据信号来上拉输出节点的上拉装置，以及配置成响应于相应的输入数据信号来下拉输出节点的下拉装置。