公开(公告)号：US4180862A

公开(公告)日：1979-12-25

申请号：US914525

申请日：1978-06-12

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G06F3/00

CPC分类号： G06F13/24 ,  G05B19/05 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

公开(公告)号：US4303990A

公开(公告)日：1981-12-01

申请号：US109164

申请日：1980-01-02

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G06F15/78 ,  G06F9/00

CPC分类号： G06F15/7864 ,  G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： In a programmable controller of the type including a microprocessor having output address terminals, output address lines extending to external addressable devices, input/output bi-directional data terminals and means for applying a binary status code made up of binary signals on the data terminals at a preselected time during a cycle of the microprocessor and indicative of the type of machine cycle to be processed by the microprocessor there is provided a system for energizing a hardwired logic circuit in response to a status code and logic on said address lines.

摘要翻译： 在包括具有输出地址端子的微处理器的类型的可编程控制器中，延伸到外部可寻址装置的输出地址线，输入/输出双向数据端子和用于将二进制信号组成的二进制状态码应用于数据终端的装置 在微处理器的周期期间的预选时间，并指示由微处理器处理的机器周期的类型，提供了一种用于响应于所述地址线上的状态码和逻辑来激励硬连线逻辑电路的系统。

公开(公告)号：US4200916A

公开(公告)日：1980-04-29

申请号：US914807

申请日：1978-06-12

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F9/48 ,  G06F13/24 ,  G05B11/01

CPC分类号： G06F9/4812 ,  G05B19/05 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

摘要翻译： 提供了一种可编程控制器，其包括具有输出地址端子和输入/输出双向数据端子的标准微处理器，以及用于在表示要由微处理器处理的机器周期的状态的数据端子上提供二进制码的装置。 该可编程控制器包括逻辑解码器装置，用于响应于所选择的地址终端上的逻辑信号和数据终端的状态二进制码产生所选择的信号。 此外，可编程控制器包括用于为微处理器编程HOLD状态的装置。 还提供了用于扩展可影响可编程控制器中的微处理器的中断状态的中断条件数量的布置。

公开(公告)号：US4107785A

公开(公告)日：1978-08-15

申请号：US701858

申请日：1976-07-01

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F3/00 ,  G06F5/00 ,  G06F9/22 ,  G06F9/44 ,  G06F9/48 ,  G06F13/12 ,  G06F13/24 ,  G06F15/00 ,  G06K7/01

CPC分类号： G06F9/4812 ,  G05B19/052 ,  G05B19/054 ,  G06F13/12 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

摘要翻译： 提供了一种可编程控制器，其包括具有输出地址端子和输入/输出双向数据端子的标准微处理器，以及用于在表示要由微处理器处理的机器周期的状态的数据端子上提供二进制码的装置。 该可编程控制器包括逻辑解码器装置，用于响应于所选择的地址终端上的逻辑信号和数据终端的状态二进制码产生所选择的信号。 此外，可编程控制器包括用于为微处理器编程HOLD状态的装置。 还提供了用于扩展可影响可编程控制器中的微处理器的中断状态的中断条件数量的布置。