利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

201 records (took 0.036 seconds)

    データ処理装置、及びデータ処理方法
    11.
    发明申请
    データ処理装置、及びデータ処理方法 审中-公开
    数据处理设备和数据处理方法

    公开(公告)号：WO2015041075A1

    公开(公告)日：2015-03-26

    申请号：PCT/JP2014/073470

    申请日：2014-09-05

    Applicant: ソニー株式会社

    Inventor： 篠原　雄二 ,  山本　真紀子

    IPC: H03M13/19

    CPC classification number: H03M13/1102 ,  H03M13/036 ,  H03M13/1165 ,  H03M13/152 ,  H03M13/255 ,  H03M13/271 ,  H03M13/2906 ,  H03M13/616 ,  H04L1/00

    Abstract: 　本技術は、良好なエラーレートのLDPC符号を提供することができるようにするデータ処理装置、及びデータ処理方法に関する。 LDPCエンコーダは、符号長が64800ビットで、符号化率が5/15のLDPC符号による符号化を行う。LDPC符号は、情報ビットとパリティビットを含み、検査行列Hは、LDPC符号の情報ビットに対応する情報行列部とパリティビットに対応するパリティ行列部とで構成される。検査行列Hの情報行列部は、その情報行列部の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって表される。本技術は、LDPC符号化及びLDPC復号を行う場合に適用できる。

    Abstract translation: 该技术涉及能够提供具有良好错误率的LDPC码的数据处理装置和数据处理方法。 LDPC编码器使用编码长度为64,800位，码率为5/15的LDPC码进行编码。 所述LDPC码包含信息比特和奇偶比特，并且用于所述LDPC码的奇偶校验矩阵（H）包括与所述LDPC码的信息比特相对应的信息矩阵部分和对应于奇偶校验比特的奇偶校验矩阵部分。 奇偶校验矩阵（H）的信息矩阵部分由表示每360列的所述信息矩阵部分的一个元素的位置的奇偶校验矩阵初始值表表示。 该技术可以在执行LDPC编码和LDPC解码时应用。

    パリティ検査行列作成方法、符号化装置及び記録再生装置
    12.
    发明申请
    パリティ検査行列作成方法、符号化装置及び記録再生装置 审中-公开
    创建奇偶校验矩阵，编码设备和记录回放设备的方法

    公开(公告)号：WO2014141484A1

    公开(公告)日：2014-09-18

    申请号：PCT/JP2013/057555

    申请日：2013-03-15

    Applicant: 株式会社 東芝

    Inventor： 土井　一右 ,  小川　昭人

    IPC: H03M13/19

    CPC classification number: H03M13/616 ,  H03M13/036 ,  H03M13/116 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/2906 ,  H03M13/2954

    Abstract: 　実施形態によれば、パリティ検査行列作成方法において、マスク行列内のＮ個の列ベクトルは全て相異なる。マスク行列から連続したＬ列を任意に抽出したＭ行×Ｌ列の部分行列は、Ｂ １ 個の第１訂正行と、Ｂ ｉ 個の第ｉ訂正行とを含む。Ｂ １ 個の第１訂正行の各々の行重みは１である。Ｂ １ 個の第１訂正行は、Ａ １ 個の第１訂正列の各々に合計１個以上の「１」を備える。Ｂ ｉ 個の第ｉ訂正行の各々は、Ａ ｉ－１ 個の第ｉ－１訂正列に合計１個以上の「１」を備える。Ｂ ｉ 個の第ｉ訂正行の各々は、第１訂正列から第ｉ－１訂正列までを除外した列集合に含まれるＡ ｉ 個の第ｉ訂正列のいずれか１つに「１」を備える。Ｂ ｉ 個の第ｉ訂正行は、Ａ ｉ 個の第ｉ訂正列の各々に合計１個以上の「１」を備える。Ａ １ からＡ Ｉ までの総和はＬに等しい。Ｂ １ からＢ Ｉ－１ までの総和は、Ａ １ からＡ Ｉ－１ までの総和とＳとの和に等しい。

    Abstract translation: 在这种用于创建奇偶校验矩阵的方法中，掩码矩阵内的N个列向量的全部不同。 从掩模矩阵任意提取的连续L列的M行×L列子矩阵包括第一校正行的数量B1和第i个校正行的数量Bi。 B1第一校正行中的每一行的行权重为1.在第一校正行的数量A1中的每一个中，总共具有一个或多个“1”的B1第一校正行。 第i i个校正行中的每一个被提供在总共具有一个或多个“1”的第i-1个校正列的数目Ai-1中。 在第一第一校正行中的每一个在包括在列集合中的第i-1个校正列的数量Ai中的任一个中被提供有“1”，其中从第一校正列到第i- 列已被排除。 在第i个校正列的数量Ai中的每一个中，总共具有一个或多个“1”来提供第二十一校正行。 从A1到AI的总和等于L.从B1到BI-1的总和等于将A1与AI-1的总和相加。

    ERROR DETECTION AND CORRECTION APPARATUS AND METHOD
    13.
    发明申请
    ERROR DETECTION AND CORRECTION APPARATUS AND METHOD 审中-公开
    错误检测和校正装置和方法

    公开(公告)号：WO2014105170A1

    公开(公告)日：2014-07-03

    申请号：PCT/US2013/047441

    申请日：2013-06-24

    Applicant: INTEL CORPORATION ,  WU, Wei ,  LU, Shih-Lien, L. ,  AGARWAL, Rajat ,  STRACOVSKY, Henry

    Inventor： WU, Wei ,  LU, Shih-Lien, L. ,  AGARWAL, Rajat ,  STRACOVSKY, Henry

    IPC: G06F11/08 ,  G11C29/42

    CPC classification number: H03M13/151 ,  H03M13/036 ,  H03M13/11 ,  H03M13/152 ,  H03M13/373 ,  H03M13/616

    Abstract: Embodiments of apparatus and methods for error detection and correction are described. A codeword may have a data portion and associated check bits. In embodiments, one or more error detection modules may be configured to detect a plurality of error types in the codeword. One or more error correction modules coupled with the one or more error detection modules may be further configured to correct errors of the plurality of error types once they are detected by the one or more error detection modules. Other embodiments may be described and/or claimed.

    Abstract translation: 描述用于错误检测和校正的装置和方法的实施例。 码字可以具有数据部分和相关联的校验位。 在实施例中，一个或多个错误检测模块可以被配置为检测码字中的多个错误类型。 与一个或多个错误检测模块耦合的一个或多个错误校正模块还可以被配置为一旦一个或多个错误检测模块检测到，则校正多个错误类型的错误。 可以描述和/或要求保护其他实施例。

    APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING A QUASI-CYCLIC LOW DENSITY PARITY CHECK CODE IN A MULTIMEDIA COMMUNICATION SYSTEM
    14.
    发明申请
    APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING A QUASI-CYCLIC LOW DENSITY PARITY CHECK CODE IN A MULTIMEDIA COMMUNICATION SYSTEM 审中-公开
    在多媒体通信系统中传输和接收准周期性低密度奇偶校验码的装置和方法

    公开(公告)号：WO2013070022A1

    公开(公告)日：2013-05-16

    申请号：PCT/KR2012009466

    申请日：2012-11-09

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： YANG HYUN-KOO ,  HWANG SUNG-HEE ,  MYUNG SEHO

    IPC: H03M13/11

    CPC classification number: H03M13/116 ,  H03M13/1171 ,  H03M13/611 ,  H03M13/616 ,  H03M13/618 ,  H03M13/6362 ,  H03M13/6516 ,  H03M13/6544 ,  H04L1/0041

    Abstract: An apparatus and method are provided for transmitting and receiving a quasi-cyclic Low Density Parity Check (LDPC) code in a multimedia communication system. In the quasi-cyclic LDPC transmission method, a signal transmission apparatus generates a quasi-cyclic LDPC code, and transmits the quasi-cyclic LDPC code to a signal reception apparatus, wherein the quasi-cyclic LDPC code is generated by encoding an information word vector using a child parity check matrix which is generated by performing one of a scaling operation, a row separation operation and a row merge operation on a parent parity check matrix, and wherein the scaling operation is an operation in which a size of the child parity check matrix is determined, the row separation operation is an operation in which each of rows included in the parent parity check matrix is separated, and the row merge operation is an operation in which the rows included in the parent parity check matrix are merged.

    Abstract translation: 提供了一种用于在多媒体通信系统中发送和接收准循环低密度奇偶校验（LDPC）码的装置和方法。 在准循环LDPC发送方法中，信号发送装置生成准循环LDPC码，并将准循环LDPC码发送给信号接收装置，其中准循环LDPC码是通过对信息字矢量 使用通过对父奇偶校验矩阵执行缩放操作，行分离操作和行合并操作之一而生成的子奇偶校验矩阵，并且其中缩放操作是其中小孩奇偶校验的大小 矩阵被确定，行分离操作是其中包括在父奇偶校验矩阵中的每个行被分离的操作，并行行合并操作是合并包含在父校验矩阵中的行的操作。

    ENCODING AND DECODING TECHNIQUES USING LOW-DENSITY PARITY CHECK CODES
    15.
    发明申请
    ENCODING AND DECODING TECHNIQUES USING LOW-DENSITY PARITY CHECK CODES 审中-公开
    使用低密度奇偶校验码编码和解码技术

    公开(公告)号：WO2012138662A2

    公开(公告)日：2012-10-11

    申请号：PCT/US2012032013

    申请日：2012-04-03

    Applicant: MICRON TECHNOLOGY INC ,  VARANASI CHANDRA C ,  DONG GUIQIANG

    Inventor： VARANASI CHANDRA C ,  DONG GUIQIANG

    IPC: H03M13/11

    CPC classification number: H03M13/118 ,  G06F11/10 ,  H03M13/1151 ,  H03M13/1162 ,  H03M13/1165 ,  H03M13/1174 ,  H03M13/1182 ,  H03M13/611 ,  H03M13/616 ,  H04L1/0045 ,  H04L1/0057

    Abstract: Some embodiments include apparatus and methods for encoding message information. Such apparatus and methods can include using a parity check matrix of a low-density parity check (LDPC) code to generate a first matrix having an upper triangular sub-matrix. Parity information to encode the message information can be generated based on the first matrix if a total number of rows of the upper triangular sub-matrix is equal to the rank of the parity check matrix. If the total number of rows of the upper triangular sub-matrix is less than the rank of the parity check matrix, then a triangularization operation can be performed on a second sub-matrix of the first matrix to generate a second matrix. Parity information to encode the message information can be generated based on the second matrix. Other embodiments including additional apparatus and methods are described.

    Abstract translation: 一些实施例包括用于对消息信息进行编码的装置和方法。 这样的装置和方法可以包括使用低密度奇偶校验（LDPC）码的奇偶校验矩阵来生成具有上三角子矩阵的第一矩阵。 如果上三角形子矩阵的总行数等于奇偶校验矩阵的等级，则可以基于第一矩阵来生成用于编码消息信息的奇偶校验信息。 如果上三角形子矩阵的总行数小于奇偶校验矩阵的秩，则可以对第一矩阵的第二子矩阵执行三角化操作以生成第二矩阵。 可以基于第二矩阵来生成用于编码消息信息的奇偶校验信息。 描述包括附加装置和方法的其它实施例。

    誤り訂正復号装置及び誤り訂正復号方法
    18.
    发明申请
    誤り訂正復号装置及び誤り訂正復号方法 审中-公开
    错误纠正解码设备和错误修正解码方法

    公开(公告)号：WO2012017652A1

    公开(公告)日：2012-02-09

    申请号：PCT/JP2011/004396

    申请日：2011-08-03

    Applicant: パナソニック株式会社 ,  四十九 直也 ,  岡村 周太

    Inventor： 四十九　直也 ,  岡村　周太

    IPC: H03M13/19

    CPC classification number: H03M13/13 ,  H03M13/1111 ,  H03M13/1131 ,  H03M13/1137 ,  H03M13/116 ,  H03M13/1188 ,  H03M13/616 ,  H03M13/6527

    Abstract: 回路を共有化して回路規模の増大を抑えつつ、複数の符号化率に対応したＬＤＰＣ（Low-Density Parity-Check）復号を行う。設定符号化率が第１の符号化率より符号化率が大きい第２の符号化率の場合、列処理行処理演算部１２０Ａは、第２の符号化率に対応する第２検査行列に応じた分散検査行列から第１の部分行列が構成される列数と同数の列を選択して組み合わせた分散部分行列を用いる。ここで、分散検査行列は、第２検査行列の行数を拡張して、第２検査行列のうち第２検査行列の行重みが大きい行の要素が当該行と拡張した行とに分散して配置された行列である。このとき、列処理行処理演算部１２０Ａは、行重みが第１の部分行列の行重み以下となる分散部分行列を用いる。

    Abstract translation: 本发明的纠错解码装置执行低密度奇偶校验（LDPC）解码，其容纳多个编码率，同时共享电路以抑制电路规模的增加。 如果设定的编码率是比第一编码率高的编码率的第二编码率，则列处理和行处理计算单元（120A）使用其中选择并组合列数的分布式子矩阵，其中， 列数与从适应第二编码率的第二校验矩阵相对应的分布式校验矩阵中构成第一子矩阵的列数相等。 这里，分布式校验矩阵是其中扩展第二校验矩阵的行数的矩阵，使得来自第二校验矩阵的第二校验矩阵的高行度的行的元素被布置成跨越 首先提到的行和展开的行。 此时，列处理和行处理计算单元（120A）使用分散子矩阵，使得行度小于或等于第一子矩阵的行度。

    정보 전송 방법 및 송신기
    19.
    发明申请
    정보 전송 방법 및 송신기 审中-公开
    传输信息的方法和发射机

    公开(公告)号：WO2011126330A2

    公开(公告)日：2011-10-13

    申请号：PCT/KR2011/002463

    申请日：2011-04-07

    Applicant: 엘지전자 주식회사 ,  장지웅 ,  한승희 ,  이문일 ,  고현수 ,  정재훈

    Inventor： 장지웅 ,  한승희 ,  이문일 ,  고현수 ,  정재훈

    IPC: H03M13/05 ,  H03M13/15 ,  H04B7/04

    CPC classification number: H04B7/0617 ,  H03M13/136 ,  H03M13/152 ,  H03M13/23 ,  H03M13/616 ,  H03M13/6356 ,  H03M13/6362 ,  H03M13/6525

    Abstract: 본 발명의 일 실시예에 따르면, 정보 전송 방법이 개시된다. 상기 정보 전송 방법은 정보 비트를 입력 받는 단계; 행의 크기는 상기 정보비트의 길이와 동일하고, 열의 크기는 24열이며, 행렬의 요소(element)인 심볼의 값이 0 또는 1로 채워진 제1 생성행렬을 이용하여, 상기 정보 비트를 부호화하여 길이 48비트의 부호어를 생성하는 단계와; 상기 생성된 부호어를 변조하여 전송하는 단계를 포함할 수 있다. 상기 제1 생성 행렬은 열의 크기가 32열인 최초 생성 행렬에서 8개의 열을 천공하여 생성된 것이고, 상기 48비트의 부호어를 생성하는 단계에서는, 상기 제1 생성 행렬을 이용하여 생성되는 24비트의 부호어를 2회 이용하여 생성될 수 있다.

    Abstract translation: 根据本发明的一个实施例，公开了一种用于发送信息的方法。 用于发送信息的方法包括：将作为输入的信息比特作为输入的步骤; 使用第一生成矩阵对信息位进行编码以生成长度为48位的码字的步骤，其中列的大小与信息位的长度相同，行数为24，并且 作为矩阵元素的符号的值为0或1; 以及调制由此生成的码字并发送调制码字的步骤。 通过从具有32行的原始生成矩阵中进行8行的穿孔而生成第一生成矩阵。 生成长度为48比特的码字的步骤涉及通过使用由第一生成矩阵生成的24位码字来生成码字两次。

Patent Agency Ranking