-
公开(公告)号：WO2013011972A1
公开(公告)日：2013-01-24
申请号：PCT/JP2012/068056
申请日：2012-07-17
Applicant: 川崎マイクロエレクトロニクス株式会社 , 柏倉正一郎
Inventor： 柏倉正一郎
CPC classification number: H03L7/085 , H03D13/00 , H03K2005/00097 , H03K2005/00104 , H03L7/0812 , H03L7/089 , H03L7/091 , H03L7/10
Abstract: 【課題】 位相検出範囲を参照クロックの周期の任意の倍数に拡大できるようにし、ＤＬＬ回路に適用したとき、動作周期を自由に選ぶことを可能にする。 【解決手段】参照クロックＣＬＫ１を入力して２分周した分周クロックＣＬＫ３を生成する分周器１２と、分周クロックＣＬＫ３を位相反転させて分周反転クロックＣＬＫ３Ｂを生成するインバータ１３と、分周反転クロックＣＬＫ３Ｂを遅延クロックＣＬＫ４で同期化して同期化クロックＣＬＫ５を生成するＤＦＦ回路１４と、クロックＣＬＫ５を帰還クロックＣＬＫ２で再度同期化して最終同期化クロックＣＬＫ６を生成するＤＦＦ回路１５と、分周クロックＣＬＫ３と最終同期化クロックＣＬＫ６を入力して両者の位相を比較する位相比較器１１とを備える。
Abstract translation: 本发明的目的是将相位检测范围扩大到参考时钟周期的周期的任意倍数，并且当将本发明应用于DLL电路时，可以自由选择操作周期。 相位比较装置具有：分频器（12），其通过接收基准时钟（CLK1）并将时钟除以2来产生分频时钟（CLK3）; 逆变器（13），其通过反转分频时钟（CLK3）的相位来产生分频反相时钟（CLK3B）; DFF电路（14），其通过使分频反相时钟（CLK3B）与延迟时钟（CLK4）同步来产生同步时钟（CLK5）; 通过将时钟（CLK5）再次与反馈时钟（CLK2）同步来产生最终同步时钟（CLK6）的DFF电路（15）; 以及相位比较器（11），其接收分频时钟（CLK3）和最终同步时钟（CLK6），并对这些时钟的相位进行比较。
-
公开(公告)号：WO2011090767A3
公开(公告)日：2011-10-06
申请号：PCT/US2010062615
申请日：2010-12-30
Applicant: RAMBUS INC , ARYANFAR FARSHID , LEE HAE-CHANG , WERNER CARL
Inventor： ARYANFAR FARSHID , LEE HAE-CHANG , WERNER CARL
IPC: H03L7/085
CPC classification number: H03L7/085 , G01R25/00 , H03D13/00 , H03L7/0816
Abstract: A phase detector circuit compares the phases of first and second periodic input signals to generate an output signal. The phase detector includes a circuit that makes two different combinations of the first and the second periodic input signals to generate third and fourth periodic signals. This circuit causes the third periodic signal to be based on a first combination of the first periodic signal and the second periodic signal that imparts a first relative phase shift. The circuit causes the fourth periodic signal to be based on a second combination of the first periodic signal and the second periodic signal to provide a different relative phase shift. The phase detector also includes a comparison circuit that compares a measure of the power of the third periodic signal to a measure of the power of the fourth periodic signal to generate the phase comparison output signal.
Abstract translation: 相位检测器电路比较第一和第二周期性输入信号的相位以产生输出信号。 相位检测器包括使第一和第二周期性输入信号的两种不同组合产生第三和第四周期性信号的电路。 该电路使得第三周期性信号基于赋予第一相对相移的第一周期性信号和第二周期性信号的第一组合。 该电路使得第四周期性信号基于第一周期性信号和第二周期性信号的第二组合以提供不同的相对相移。 相位检测器还包括比较电路，该比较电路将第三周期性信号的功率测量结果与第四周期性信号功率测量结果进行比较以生成相位比较输出信号。
-
公开(公告)号：WO2011059842A3
公开(公告)日：2011-08-18
申请号：PCT/US2010054900
申请日：2010-10-31
Applicant: RAMBUS INC , LEIBOWITZ BRIAN , LEE HAE-CHANG , ARYANFAR FARSHID , CHANG KUN-YUNG , SHEN JIE
Inventor： LEIBOWITZ BRIAN , LEE HAE-CHANG , ARYANFAR FARSHID , CHANG KUN-YUNG , SHEN JIE
IPC: H03L7/087 , G11C11/407
CPC classification number: H03D13/00 , H03L7/08 , H03L7/0814 , H03L7/0816 , H03L7/085
Abstract: A phase detection circuit can include two phase detectors that each generate a non-zero output in response to input signals being aligned in phase. The input signals are based on two periodic signals. The phase detection circuit subtracts the output signal of one phase detector from the output signal of the other phase detector to generate a signal having a zero value when the periodic signals are in phase. Alternatively, a phase detector generates a phase comparison signal indicative of a phase difference between periodic signals. The phase comparison signal has a non-zero value in response to input signals to the phase detector being aligned in phase. The input signals are based on the periodic signals. An output circuit receives the phase comparison signal and generates an output having a zero value in response to the periodic signals being aligned in phase.
Abstract translation: 相位检测电路可以包括两个相位检测器，每个相位检测器响应于同相对准的输入信号而产生非零输出。 输入信号基于两个周期信号。 相位检测电路从另一相位检测器的输出信号中减去一相位检测器的输出信号，当周期信号同相时产生具有零值的信号。 或者，相位检测器产生指示周期信号之间的相位差的相位比较信号。 相位比较信号响应于相位检测器的相位输入信号具有非零值。 输入信号基于周期信号。 输出电路接收相位比较信号，并响应于同相对齐的周期信号产生具有零值的输出。
-
公开(公告)号：WO2009038906A1
公开(公告)日：2009-03-26
申请号：PCT/US2008/073036
申请日：2008-08-13
Applicant: NATIONAL SEMICONDUCTOR CORPORATION , KIAEI, Ali , SOCCI, Gerard, G. , DJABBARI, Ali , BAHAI, Ahmad
Inventor： KIAEI, Ali , SOCCI, Gerard, G. , DJABBARI, Ali , BAHAI, Ahmad
CPC classification number: H03D13/00
Abstract: A phase- frequency detection system and method for enhancing performance of the frequency detector in a phase-frequency detection system. Filtering of the frequency detector inputs makes operation of the frequency detector more robust in the presence of intersymbol interference within the incoming data signal and other non-ideal characteristics such as noise and crosstalk.
Abstract translation: 一种用于增强频率检测系统中的频率检测器的性能的相位频率检测系统和方法。 频率检测器输入的滤波使得频率检测器的操作在入射数据信号和其它非理想特性（例如噪声和串扰）存在码间干扰的情况下更加鲁棒。
-
公开(公告)号：WO2007080918A1
公开(公告)日：2007-07-19
申请号：PCT/JP2007/050230
申请日：2007-01-11
Applicant: ザインエレクトロニクス株式会社 , 大塚 茂樹
Inventor： 大塚 茂樹
CPC classification number: H03D13/00 , H03L7/10 , H03L7/1976
Abstract: 本発明の一実施形態に係る位相比較回路は、制御回路３２からの制御信号に基づいて、クロックを分数分周した分数分周信号Ｓｖｎを生成する分数分周器３１と、分数分周信号Ｓｖｎを整数分周した第１の整数分周信号を生成する第１の整数分周器３３と、基準クロックを整数分周した第２の整数分周信号を生成する第２の整数分周器３４と、切換信号に基づいて、分数分周信号Ｓｖｎと第１の整数分周信号とのいずれか一方を選択的に出力する第１の選択回路３５と、制御回路３２からの切換信号に基づいて、基準クロックと第２の整数分周信号とのいずれか一方を選択的に出力する第２の選択回路３６と、第１の選択回路３５からの出力信号と第２の選択回路３６からの出力信号との周波数差および位相差を表す比較信号を生成する位相比較器３７とを備えている。
Abstract translation: 相位比较电路具有用于响应来自控制电路（32）的控制信号对时钟信号进行分时分割形成分数分数信号（Svn）的分数分频器（31），第一整数除法器（33） 用于通过对分数除法信号（Svn）进行整数除法来形成第一整数分频信号;第二整数除法器（34），用于通过对参考时钟信号进行整数分频来形成第二整数分频信号;第一选择电路 ），用于响应于切换信号选择分数分割信号（Svn）或第一整数分频信号;第二选择电路（36），用于响应于一个选择参考时钟信号或整数除数信号 用于产生表示来自第一和第二选择电路（35）和（36）的输出信号之间的频率和相位差的比较信号的相位比较器（37）。
-
Patent Agency Ranking
公开(公告)号：WO2007034992A3
公开(公告)日：2007-07-12
申请号：PCT/JP2006319397
申请日：2006-09-22
Applicant: MATSUSHITA ELECTRIC IND CO LTD , SANDER WENDELL
Inventor： SANDER WENDELL
CPC classification number: G01R23/005 , H03D13/00
Abstract: A method and apparatus for determining a relationship between an input signal frequency (14) and a reference signal frequency is envisioned. The system derives a plurality of internal reference signals from the reference signal. The internal reference signals are provided to a level detection circuit (20a) which in turn samples the input signal a number of times within a period of time. Values associated with these samples are stored, as is one value of a sample from a previous period. The stored samples are correlated, and a relationship between the input signal frequency and the reference signal frequency is derived.
Abstract translation: 可以想到用于确定输入信号频率（14）和参考信号频率之间的关系的方法和装置。 该系统从参考信号中导出多个内部参考信号。 内部参考信号被提供给电平检测电路（20a），电平检测电路又在一段时间内对输入信号多次进行采样。 存储与这些样品相关联的值，以及来自前一个周期的样品的一个值。 存储的样本相关，并且导出输入信号频率和参考信号频率之间的关系。
-
公开(公告)号：WO2004013956A1
公开(公告)日：2004-02-12
申请号：PCT/IB2003/003435
申请日：2003-07-23
Inventor： SANDULEANU, Mihai, A., T.
IPC: H03D13/00
CPC classification number: H03D13/003 , H03D13/00 , H03L7/085
Abstract: Known phase detectors have feedbackloops and do not function properly under severe conditions. By providing said phase detectors with difference establishers (1) for establishing differences between input signals and with selectors (2) for selecting one of said differences to be used as an output signal for phase locking purposes, the phase detectors operate better under more severe conditions, with any dead-zone having disappeared. Said selector (2) is a feedbackless selector, then a loop delay no longer exists, the linear range will not get any smaller for higher frequencies, the output jitter will not increase, for sampled input signals. Said selector (2) comprises latches (21,22) and a multiplexer (23). A converter (3) converts input signals into compensated input signals, via a buffer circuit (31,33) coupled to a replica circuit (32,34) per input signal, to provide input signals having substantially equal amplitudes and being compensated with process errors and temperature variations. The difference establisher (1) is based upon moduli or squares.
Abstract translation: 已知的相位检测器有反馈回路，在恶劣条件下不能正常工作。 通过为所述相位检测器提供差分建立器（1），用于建立输入信号与选择器（2）之间的差异，用于选择要用作相位锁定目的的输出信号的所述差异之一，相位检测器在更恶劣的条件下更好地工作 任何死区都消失了。 所述选择器（2）是无反馈选择器，则不再存在环路延迟，对于采样输入信号，线性范围对于较高频率不会变小，输出抖动不会增加。 所述选择器（2）包括锁存器（21,22）和多路复用器（23）。 A转换器（3）经由耦合到每个输入信号的复制电路（32,34）的缓冲电路（31,33）将输入信号转换为补偿的输入信号，以提供具有基本相等幅度的输入信号，并且利用处理误差 和温度变化。 差异建立者（1）基于模数或正方形。
-
公开(公告)号：WO1996001007A1
公开(公告)日：1996-01-11
申请号：PCT/SE1995000813
申请日：1995-06-30
Applicant: TELEFONAKTIEBOLAGET LM ERICSSON , FORSBERG, Gunnar
Inventor： TELEFONAKTIEBOLAGET LM ERICSSON
IPC: H03D13/00
Abstract: The invention relates to measuring in an accurate way, e.g. in a communication system, the phase difference of two periodic input signals (INA, INB) having essentially the same frequency (fi), with a high resolution and utilizing digital components. A high resolution digital phase detector (PD), which can be included in a phase locked loop (PLL), comprises an oscillator (O) providing a clock signal having a high frequency (fO) not being an integer multiple of the frequency of the imput signals (INA, INB). The clock signal is provided to a clock signal input of a counter (C) and the periodic signals (INA, INB) are fed to the start and stop terminals of the counter (C). Output terminals (I1) of the counter (C) are directly connected to inputs of a digital low-pass filter (DLP) in which an average value calculation is carried out of the integer values on the output of the counter. Because of the small frequency deviation ( DELTA f) from the integer multiple value a slow sliding of the oscillator phase compared to the phase of the input signals (INA, INB) is achieved, such that all possible integer values on the output of the counter (C) are run through. By the average value calculation of these integer values in the low-pass filter (DLP), a very accurate calculation of the phase position is achieved. In a complete phase-locked loop (PLL) a voltage controlled oscillator (VCO) provides one of the input signals to the counter (C) through a divider circuit (ND).
Abstract translation: 本发明涉及以准确的方式测量，例如， 在通信系统中，具有基本相同频率（fi）的两个周期性输入信号（INA，INB）的相位差具有高分辨率并且利用数字分量。 可以包括在锁相环（PLL）中的高分辨率数字相位检测器（PD）包括提供具有高频（f0）的时钟信号的振荡器（O），其不是频率的整数倍 输入信号（INA，INB）。 时钟信号被提供给计数器（C）的时钟信号输入，并且周期信号（INA，INB）被馈送到计数器（C）的启动和停止端子。 计数器（C）的输出端子（I1）直接连接到数字低通滤波器（DLP）的输入端，在数字低通滤波器（DLP）中，对计数器的输出进行整数值的平均值计算。 由于来自整数倍值的小的频率偏差（DELTA f），实现了与输入信号（INA，INB）的相位相比振荡器相位的缓慢滑动，使得计数器的输出上的所有可能的整数值 （C）穿过。 通过在低通滤波器（DLP）中的这些整数值的平均值计算，实现了相位位置的非常精确的计算。 在一个完整的锁相环（PLL）中，压控振荡器（VCO）通过分频电路（ND）将一个输入信号提供给计数器（C）。
-
公开(公告)号：WO1986001356A1
公开(公告)日：1986-02-27
申请号：PCT/US1985001383
申请日：1985-07-18
Applicant: AMERICAN TELEPHONE & TELEGRAPH COMPANY
Inventor： AMERICAN TELEPHONE & TELEGRAPH COMPANY , BURSON, Klye, Leslie , CAMPBELL, Scott, Owen , GANESAN, Apparajan , MORRISON, Ronald, Andrew
IPC: H03L07/08
Abstract: A voltage comparator (10) includes two sampled input networks connected in parallel between an input reference voltage (Vref) and the inverting input (16) of an integrator (12, 14), the other input (18) of which is grounded. The first input network has a first input capacitor (C1) which is through-switched at a first sampling frequency (F1). The second input network has a second input capacitor which is diagonally-switched at a second sampling frequency (F2), thus providing an output voltage to the integrator (12, 14) which is of opposite polarity to that of the first network. For a given ratio between the capacitors (C1, C2) the output (15) of the integrator is determined by the relationship between the sampling frequencies (F1, F2), thus providing a comparator capability.
-
公开(公告)号：WO2016197364A1
公开(公告)日：2016-12-15
申请号：PCT/CN2015/081243
申请日：2015-06-11
Applicant: 核工业西南物理研究院
Inventor： 周艳
Abstract: 一种实时计算动态相移信号的方法及系统，该方法包括以下步骤：分别将测量道和参考道的中频信号进行分段；分别读取当前时段测量道和参考道中的中频信号并进行A/D转换成数字信号；将得到的当前时段的测量道和参考道的数字信号分别进行傅立叶变换转变为频域信号，同时得到当前时段内的准确频率；根据当前时段准确频率，对当前时段的参考道和测量道的频域信号进行共轭计算获得相位差。该实时计算动态相移信号的方法及系统能够实现无人值守的可靠的实时相位计算和输出，利用上述实时计算相移信号的方法及系统的等离子体诊断方法及系统可以进一步可靠地实现无人值守的实时电子密度和电流密度的测量。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.009 seconds)
