公开(公告)号：WO98053459A1

公开(公告)日：1998-11-26

申请号：PCT/US1998/008229

申请日：1998-04-24

IPC: G11C16/06 ,  G11C16/22 ,  G11C16/28

CPC classification number: G11C16/22 ,  G11C16/28

Abstract: A memory device includes a memory cell (102) whose data state is sensed by a sense amplifier (100). A balance amplifier (200) having the same construction as the sense amplifier is utilized to sense a balance cell (202) having the same construction as the memory cell. The balance cell is maintained in a erased (conductive) state. The balance cell is gated by the output of the sense amplifier. Such a device operates in a way to consume the same amount of power regardless of the data state of the memory cell. In one embodiment of the invention, a memory device consisting of a memory array includes a balance circuit associated with each of the sense amplifiers in the memory device. In another embodiment of the invention, a trim circuit (208) is used to adjust the conductivity of the balance circuit. This allows the balance circuit to be fine tuned during manufacture to compensate for process variations, thus allowing the balance circuit to be matched to the memory cells.

Abstract translation: 存储器件包括其数据状态由读出放大器（100）感测的存储单元（102）。 利用具有与读出放大器相同结构的平衡放大器（200）来感测与存储单元具有相同结构的平衡单元（202）。 平衡电池保持在擦除（导电）状态。 平衡单元由读出放大器的输出选通。 无论存储器单元的数据状态如何，这种器件都以消耗相同的功率量的方式工作。 在本发明的一个实施例中，由存储器阵列组成的存储器件包括与存储器件中每个读出放大器相关联的平衡电路。 在本发明的另一个实施例中，使用微调电路（208）来调整平衡电路的电导率。 这允许平衡电路在制造期间被微调以补偿过程变化，从而允许平衡电路与存储器单元匹配。

公开(公告)号：WO2022268726A1

公开(公告)日：2022-12-29

申请号：PCT/EP2022/066738

申请日：2022-06-20

Applicant: INSTITUT MINES TELECOM

Inventor： DUTERTRE, Jean-Max

IPC: G11C16/22 ,  G11C7/24 ,  G11C29/02 ,  G11C29/12 ,  G11C29/04 ,  G11C2029/0409 ,  G11C29/022 ,  G11C29/1201

Abstract: Procédé de détection d'une erreur dans une mémoire électronique Procédé de détection d'au moins une erreur causée par un phénomène photoélectrique ou radiatif dans une mémoire non volatile à semi-conducteur, la mémoire comportant une pluralité de cellules mémoire (CM) à transistors MOS, éventuellement à grille flottante, chaque cellule mémoire étant située à l'intersection d'une ligne de bit élémentaire (BLE) et d'une ligne de mot (WL), la lecture du contenu binaire d'une cellule mémoire s'effectuant par détection d'un courant de lecture (Ilecture) traversant cette cellule mémoire lors de la lecture après sélection de cette cellule mémoire au moyen des lignes de bit élémentaire et de mot, procédé dans lequel on détecte la présence éventuelle d'au moins une erreur lors de la lecture ou de la programmation d'une cellule mémoire en comparant le courant total, circulant dans la ligne de bit élémentaire où s'effectue la détection, à un seuil prédéfini (Ialarme) représentatif de la présence d'au moins une erreur.

公开(公告)号：WO2021163589A1

公开(公告)日：2021-08-19

申请号：PCT/US2021/017992

申请日：2021-02-12

Applicant: MICRON TECHNOLOGY, INC.

Inventor： MUCHHERLA, Kishore Kumar ,  SINGIDI, Harish R. ,  RAYAPROLU, Vamsi Pavan ,  MALSHE, Ashutosh ,  RATNAM, Sampath K.

IPC: G11C16/16 ,  G11C16/26 ,  G11C16/08 ,  G11C16/22 ,  G11C16/04

Abstract: A request to perform a secure erase operation for a memory component can be received. A voltage level that is applied to unselected wordlines of the memory component during a read operation can be determined. A voltage pulse can be applied to at least one wordline of the memory component to perform the secure erase operation. The voltage pulse can be associated with a program operation to place a memory cell of the memory component at another voltage level that exceeds the voltage level that is applied to the unselected wordlines of the memory component during the read operation.

公开(公告)号：WO2020006060A1

公开(公告)日：2020-01-02

申请号：PCT/US2019/039210

申请日：2019-06-26

Applicant: MICRON TECHNOLOGY, INC.

Inventor： CERAFOGLI, Chiara ,  RORI, Fulvio ,  OH, Jonathan W ,  CARIELLO, Giuseppe

IPC: G11C16/10 ,  G11C29/02 ,  G11C16/22 ,  G11C16/34

Abstract: Devices and techniques for NAND temperature-aware operations are disclosed herein. A device controller can receive a command to write data to a component in the device. A temperature corresponding to the component can be obtained in response to receiving the command. The command can be executed by the controller to write data to the component. Executing the command can include writing the temperature into a management portion of the device that is separate from a user portion of the device to which the data is written.

公开(公告)号：WO2018004748A1

公开(公告)日：2018-01-04

申请号：PCT/US2017/019419

申请日：2017-02-24

Applicant: SANDISK TECHNOLOGIES LLC

Inventor： GUO, Zelei ,  KOH, Pao-Ling ,  CHIN, Henry ,  SHUKLA, Pitamber ,  RAGHU, Deepak ,  LEE, Dana

IPC: G11C16/16 ,  G11C16/22

CPC classification number: G11C16/16 ,  G11C16/10 ,  G11C16/14 ,  G11C16/22 ,  G11C16/30

Abstract: A storage system includes a controller that is configured to make host data inaccessible. To do so, the controller may control power control circuitry to supply pulses to storage locations storing host data. The pulses may include flash write pulses but no erase pulses, or a combination of flash write pulses and erase pulses. If erase pulses are supplied, the number of the erase pulses may be less than the number supplied for performance of a default erase operation.

Abstract translation: 存储系统包括被配置为使主机数据不可访问的控制器。 为此，控制器可以控制功率控制电路向存储主机数据的存储位置提供脉冲。 脉冲可以包括闪存写入脉冲，但不包括擦除脉冲，或闪存写入脉冲和擦除脉冲的组合。 如果提供擦除脉冲，则擦除脉冲的数量可能少于执行默认擦除操作所提供的数量。

公开(公告)号：WO2016133705A1

公开(公告)日：2016-08-25

申请号：PCT/US2016/016347

申请日：2016-02-03

Applicant: SILICON STORAGE TECHNOLOGY, INC.

Inventor： TRAN, Hieu, Van ,  LY, Anh ,  VU, Thuan ,  NGUYEN, Hung, Quoc

IPC: G11C16/22

CPC classification number: G11C16/08 ,  G11C16/14 ,  G11C16/22 ,  G11C16/26 ,  G11C17/08 ,  G11C2216/26

Abstract: The disclosed embodiments comprise a flash memory device that can be configured to operate as a read only memory device. In some embodiments, the flash memory device can be configured into a flash memory portion and a read only memory portion.

Abstract translation: 所公开的实施例包括可被配置为作为只读存储器件操作的闪存器件。 在一些实施例中，闪存器件可以被配置成闪速存储器部分和只读存储器部分。

公开(公告)号：WO2015084982A1

公开(公告)日：2015-06-11

申请号：PCT/US2014/068406

申请日：2014-12-03

Applicant: SANDISK TECHNOLOGIES INC.

Inventor： RAGHU, Deepak ,  AVILA, Chris Nga Yee ,  DUSIJA, Gautam Ashok ,  DONG, Yingda

IPC: G11C16/22 ,  G11C16/04 ,  G11C11/56 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C11/5671 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/22 ,  G11C16/3427

Abstract: In a charge trapping memory, data that would otherwise be likely to remain adjacent to unwritten word lines is written three times, along three immediately adjacent word lines. The middle copy is protected from charge migration on either side and is considered a safe copy for later reading. Dummy data may be programed along a number of word lines to format a block for good data retention.

Abstract translation: 在电荷俘获存储器中，否则可能保持与未写入字线相邻的数据将沿着三个紧邻的字线被写入三次。 中间副本在任何一方都受到保护，免受电费迁移，并被视为安全副本供以后阅读。 可以沿着多个字线编程虚拟数据以格式化块以获得良好的数据保留。

公开(公告)号：WO2015070082A1

公开(公告)日：2015-05-14

申请号：PCT/US2014/064661

申请日：2014-11-07

Applicant: QUALCOMM INCORPORATED

Inventor： KIMBERLY, William Edward ,  BABU, Benish ,  PATRICK, Richard ,  ORTUNO, Efrain

IPC: G11C16/22 ,  G11C16/34 ,  G06F3/06

CPC classification number: G06F3/0679 ,  G06F3/0616 ,  G06F3/064 ,  G06F12/0246 ,  G11C16/105 ,  G11C16/22 ,  G11C16/3418

Abstract: Methods, systems and devices provide for refreshing a data image stored on a NAND memory device. Aspects include sequentially copying each of a series of static data partitions into a scrub portion that does not store data image partitions identified in the partition table. The sequential copying begins with a last static data partition and proceeds sequentially to a first static data partition when the scrub portion occupies higher order addresses than the last address of the last static data partition. Alternatively, the sequential copying begins with the first static data partition and proceeds sequentially to the last static data partition when the scrub portion occupies addresses that are lower than the first address of the first static data partition. The partition table may be updated as each static data partition is stored to the scrub portion. Such operations enable fail-safe scrubbing and refreshing of data in a NAND device.

Abstract translation: 方法，系统和设备提供用于刷新存储在NAND存储器设备上的数据图像。 方面包括将一系列静态数据分区中的每一个依次复制到不存储在分区表中标识的数据图像分区的擦除部分。 顺序复制以最后一个静态数据分区开始，并且当擦除部分占据比最后一个静态数据分区的最后一个地址高的地址时，顺序进行到第一个静态数据分区。 或者，顺序复制开始于第一静态数据分区，并且当擦除部分占据低于第一静态数据分区的第一地址的地址时，顺序地继续到最后的静态数据分区。 当每个静态数据分区被存储到擦除部分时，分区表可以被更新。 这样的操作使得能够在NAND设备中进行故障安全擦除和刷新数据。

公开(公告)号：WO2015068921A1

公开(公告)日：2015-05-14

申请号：PCT/KR2014/004861

申请日：2014-05-30

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： LEE, Kwang-sun

IPC: G11C16/22 ,  G11C16/06

CPC classification number: G11C16/225 ,  G06F1/30 ,  G06F3/06 ,  G11C16/30

Abstract: A method of protecting data of a flash memory is provided. The method includes detecting primary power applied to the flash memory, and applying secondary power converted from the primary power to the flash memory. The primary power is compared to first and second values,and a writing-protection pin of the flash memory is enabled when the detected primary power reaches a predetermined value.

Abstract translation: 提供一种保护闪存的数据的方法。 该方法包括检测施加到闪速存储器的主要功率，以及将从主电源转换的二次电力施加到闪速存储器。 主电源与第一和第二值进行比较，当检测到的主电源达到预定值时，闪存的写保护引脚被使能。

公开(公告)号：WO2015040304A1

公开(公告)日：2015-03-26

申请号：PCT/FR2014/052217

申请日：2014-09-08

Applicant: INSIDE SECURE

Inventor： FAIVRE, Sébastien ,  BOUZEKRI ALAMI, Salwa

IPC: G11C8/12 ,  G11C7/24 ,  G11C8/20 ,  G11C16/22

CPC classification number: G11C7/24 ,  G11C8/12 ,  G11C8/20 ,  G11C11/4078 ,  G11C16/22

Abstract: L'invention concerne un circuit à mémoire (MEM1) comprenant un plan mémoire (MA) comportant des cellules mémoire (MC), et un décodeur d'adresse (RDEC) configuré pour appliquer au plan mémoire des signaux (V 0 -V I-1 , Vsel) de sélection d'un groupe de cellules mémoire en fonction d'une adresse (AD1). Selon l'invention, le circuit à mémoirecomprenddes moyens (LCT) pour capturerdes signaux (Vsel) de sélection de cellules mémoire apparaissant dans le plan mémoire,et des moyens (RCOD), pour reconstituer, à partir des signaux de sélection capturés, une adresse (AD2) d'un groupe de cellules mémoire sélectionné.

Abstract translation: 本发明涉及包括存储器单元（MC）的存储器平面（MA）的存储器电路（MEM1），以及配置为应用于存储器平面信号（V0-VI-1，Vsel）的地址解码器（RDEC），用于选择 作为地址（AD1）的函数的一组存储器单元。 根据本发明，存储器电路包括用于捕获存储器平面中出现的存储单元的信号（Vsel）的装置（LCT），以及用于根据所捕获的选择信号重构地址（ AD2）。